數十年來，矽一直是半導體產業的基礎材料，但正迅速逼近物理極限。隨著電晶體尺寸向原子尺度縮小，矽基設計面臨威脅進一步微縮的根本性限制——而隨著AI工作負載擴張與資料中心建設帶動全球運算需求激增，業界尋找可行替代材料的壓力日益加劇。台積電與國立陽明交通大學（NYCU）最新發表的進展，為超越這些極限指出了潛在路徑。

研究團隊製作出一個單層二硫化鉬（MoS₂）頂閘電晶體，其中外延介面層厚度僅0.42奈米。作為對照，單股人類DNA的寬度約為2.5奈米，這層介面的厚度約僅其六分之一。

突破電子散射與漏電流的工程方案

兩個實際障礙長期以來阻礙了實用化二維電晶體的開發：電子散射——即電荷載子在材料介面的缺陷處發生偏折；以及漏電流——即電流通過非預期路徑流動。台積電與陽明交大團隊透過在化學氣相沉積生長的MoS₂單層上沉積超薄外延鋁層，隨後將其氧化形成氧化鋁（Al₂O₃）緩衝層，同時解決了這兩個問題。

在緩衝層之上，研究人員沉積了高介電常數（high-κ）鉿氧化物閘極介電層。此疊層結構實現了約1奈米的等效氧化層厚度——這被廣泛視為下一代半導體元件的關鍵基準。

製作出的電晶體展現出低漏電流與最小遲滯現象，即元件輸出落後於輸入訊號的現象。通道長度約為100奈米的元件達到了0.45 mS/μm的最大跨導值。跨導值衡量電晶體將電壓變化轉換為電流變化的效率，是關鍵效能指標，數值越高代表效能越好。

研究結果發表於《Nature Electronics》。該研究由台積電企業研究的 Iuliana Radu 博士主導，與陽明交大教授 Wen-Hao Chang 和 Tsung-En Lee 共同完成。

二維材料的重要性

隨著矽微縮空間逐漸耗盡，MoS₂等二維材料展現出極具前景的替代方案。國際元件與系統路線圖（IRDS）——預測半導體技術方向的業界組織——已將二維通道材料列為2奈米世代之後電晶體節點的領先候選材料。MoS₂單層的天然厚度約為0.7奈米，使其在極小尺寸下具有比矽更緊密的靜電控制能力。Intel與Samsung也已公開披露針對二維通道電晶體的研究計畫，凸顯這是一項跨產業的努力，而非單一公司的探索。

邁向量產之路

關鍵的是，本研究中的MoS₂是透過化學氣相沉積技術生長，該技術已在工業規模上部署。外延鋁沉積與氧化步驟同樣不需要全新的設備類別，這可能有助於未來晶圓廠產線的整合。

該研究與業界將二維電晶體推向量產的更廣泛動能一致。2026年6月，台積電、imec與ASML宣布了300毫米二維電晶體整合的合作計畫——這是一個訊號，表明半導體基礎設施領域的主要廠商正將此材料類別視為未來製程節點的重要候選者。