硅数十年来一直是半导体行业的基础材料，但它正迅速逼近物理极限。随着晶体管尺寸向原子尺度缩小，硅基设计面临根本性制约，威胁着进一步的微型化——而在AI工作负载扩展和数据中心建设的推动下，全球对算力的需求激增，寻找可行替代材料的压力在整个行业中日益加大。台积电与阳明交通大学（NYCU）最新报告的一项进展，指向了一条超越这些极限的潜在路径。

研究团队制备了一种单层二硫化钼（MoS₂）顶栅晶体管，其中包含仅0.42纳米厚的外延界面层。作为参照，单链人类DNA的宽度约为2.5纳米，该层的厚度大约只有其六分之一。

绕过电子散射与漏电的工程方案

两个实际障碍长期阻碍着实用二维晶体管的开发：电子散射——电荷载流子在材料界面处的缺陷上发生偏转；以及漏电流——电流通过非预期路径流动。台积电—阳明交大团队通过在化学气相沉积生长的单层MoS₂上沉积一层超薄外延铝层来同时解决这两个问题。随后他们对该铝层进行氧化，形成氧化铝（Al₂O₃）缓冲层。

在该缓冲层之上，研究人员施加了高κ铪氧栅极介质。组合介质堆栈实现了约1纳米的等效氧化层厚度——这被广泛视为下一代半导体器件的关键基准。

制备的晶体管表现出低漏电流和极小迟滞，即器件输出滞后于输入信号的现象。沟道长度约为100纳米的器件达到了0.45 mS/μm的最大跨导。跨导——衡量晶体管将电压变化转换为电流变化的效率——是一项关键性能指标，数值越高代表性能越强。

研究结果发表在《自然·电子学》（Nature Electronics）上。研究由台积电企业研究的Iuliana Radu博士主导，阳明交大教授Wen-Hao Chang和Tsung-En Lee共同参与。

二维材料为何重要

随着硅的微缩空间日益耗尽，二硫化钼等二维材料呈现出一种有前景的替代方案。国际器件与系统路线图（IRDS）——预测半导体技术方向的行业机构——已将二维沟道材料确定为2纳米代之后晶体管节点的领先候选材料。单层MoS₂的天然厚度约为0.7纳米，使其在极小尺寸下具有比硅更紧密的静电控制能力。英特尔和三星也已公开披露了面向二维沟道晶体管的研究项目，表明这是一项跨行业努力，而非单一公司的探索。

迈向工业化应用的路径

关键的是，本研究中使用的MoS₂是通过化学气相沉积法生长的，这是一项已在工业规模上部署的技术。外延铝沉积和氧化步骤同样不需要根本性的新型制造设备类别，这可能有助于未来的晶圆厂产线集成。

这项研究与将二维晶体管推向量产的更广泛行业势头相吻合。2026年6月，台积电、imec和ASML宣布了在300毫米二维晶体管集成方面的合作努力——这表明半导体基础设施领域的领先企业正在将这类材料视为未来工艺节点的严肃候选者。