香港理工大学（PolyU）研究团队开发出一种新型隧穿场效应晶体管（TFET），突破了长期存在的物理障碍——“玻尔兹曼极限”，这是微电子领域的一项重要进展。该成果发表于《Science》期刊，或将重塑节能计算以及下一代AI芯片的发展。

传统晶体管是集成电路的基本构件，其开关依赖热发射。在室温下，这一过程需要至少60毫伏（mV）的栅极电压，这是由玻尔兹曼极限所设定的约束，长期以来阻碍了高性能电子器件进一步小型化和能效提升。由物理与材料系系主任、材料物理与器件讲座教授何建华教授领衔的PolyU团队，利用量子隧穿绕开了这一限制。

量子隧穿使电荷载流子能够穿过在经典物理中无法逾越的能量势垒。研究团队通过精心设计由二维铋和硒化铟层组成的异质结构，将原本通常呈半金属性的铋转变为半导体。这一结构变化使载流子能够高效隧穿进入硒化铟，从而实现亚阈值摆幅（SS）远低于60 mV/dec极限的晶体管。亚阈值摆幅衡量晶体管在OFF与ON状态之间切换的陡峭程度；切换越陡，所需电压越低，因此每次切换所需能量也越少。突破60 mV/dec这一门槛一直是该领域的重要目标，TFET与负电容晶体管等其他陡峭斜率器件路径一样，都是全球研究的主要候选方案。

这款新TFET可在硅衬底上于室温运行，这对于接入现有制造流程具有关键的实际优势。其所需栅极电压范围仅为160 mV，而传统器件需要800 mV。电压需求的大幅下降意味着功耗显著降低，这对节能计算以及需要巨大算力的AI技术尤为关键。由于晶体管切换能耗与电压密切相关，降低工作电压是削减处理器功耗最直接的手段之一；随着AI训练和推理对算力与能源的需求持续增长，这一问题也变得愈发迫切。

此前实验性TFET的一大难题，是在保持高ON/OFF电流比的同时实现高输出电流。PolyU器件克服了这一障碍，同时提供高输出电流和出色的ON/OFF开关比。这样的性能使其能够驱动多个下游逻辑门，并减少电路延迟，因而适用于实际集成电路。

何建华教授强调了这项工作的意义，并表示：“通过采用量子隧穿，我们的TFET突破了这一边界，为超低功耗、高性能集成电路铺平道路，这些电路对新兴AI芯片和先进半导体应用至关重要。”该研究与新加坡国立大学、香港科技大学、北京大学以及新加坡科技设计大学合作完成。

这项进展对电子产业未来具有深远影响。随着半导体行业逐步逼近传统MOSFET技术的物理极限，量子隧穿TFET等创新路径为未来发展提供了可行方向。器件能够在更低电压下运行而不牺牲性能，或将带来更高效的数据中心、更长的移动设备电池续航，以及能耗更低但性能更强的AI系统。该技术已成功在硅衬底上展示，也意味着从研究走向商业应用的过渡可能更为顺畅。