シリコンは何十年にもわたり半導体産業の基盤素材として機能してきたが、物理的限界に急速に近づいている。トランジスタの寸法が原子スケールに向けて縮小されるにつれ、シリコンベースの設計はさらなる微細化を脅かす基本的な制約に直面している。そして、AIワークロードの拡大とデータセンターの構築ラッシュに伴い計算能力に対する世界的需要が高まる中、実現可能な後継素材を特定する圧力は業界全体で強まっている。TSMCと国立陽明交通大学（NYCU）による新たに報告された進展は、それらの限界を超える潜在的な道筋を示している。

研究チームは、厚さわずか0.42ナノメートルのエピタキシャル界面層を組み込んだ単層二硫化モリブデン（MoS₂）トップゲート・トランジスタを作製した。参考までに、人間のDNA1本鎖は約2.5ナノメートルの幅であり、この層はそのおよそ6分の1の厚さである。

電子散乱と漏れ電流への対処

実用的な2Dトランジスタの開発を長年妨げてきた2つの技術的障害がある。1つは電子散乱であり、これは電荷キャリアが材料界面の不完全点で偏向する現象である。もう1つは漏れ電流であり、電気が意図しない経路を流れる現象である。TSMCとNYCUの研究チームは、化学気相成長法によって成長させたMoS₂単層上に超薄層エピタキシャルアルミニウム層を堆積させることで、両方の課題に対処した。その後、アルミニウムを酸化して酸化アルミニウム（Al₂O₃）バッファー層を形成した。

バッファー層の上に、研究チームは高κハフニウム酸化物ゲート絶縁膜を適用した。積層された絶縁膜スタックは約1ナノメートルの等価酸化膜厚を達成し、これは次世代半導体デバイスにとって重要なベンチマークとして広く認識されている値である。

作製されたトランジスタは、低い漏れ電流と最小限のヒステリシスを示した。ヒステリシスとは、デバイスの出力が入力信号に対して遅れを生じる現象である。チャネル長が約100ナノメートルのデバイスは、最大0.45 mS/μmのトランスコンダクタンスに達した。トランスコンダクタンス、すなわちトランジスタが電圧変化を電流変化に変換する効率の指標は、重要なパフォーマンス指標であり、より高い値はより優れた動作を意味する。

研究結果はNature Electronicsに掲載された。本研究はTSMC Corporate ResearchのIuliana Radu博士が主導し、NYCUのWen-Hao Chang教授およびTsung-En Lee教授と共同で行われた。

2D材料が重要な理由

MoS₂のような二次元材料は、シリコンのスケーリングが行き詰まりを見せる中、有望な代替案として位置づけられている。半導体技術の方向性を予測する業界団体であるInternational Roadmap for Devices and Systems（IRDS）は、2ナノメートル世代以降のトランジスタノードにおける有力候補として2Dチャネル材料を特定している。MoS₂の単層は天然で約0.7ナノメートルの厚さであり、極めて小さな寸法においてシリコンよりも本質的に優れた静電制御を可能にする。IntelやSamsungも2Dチャネルトランジスタを対象とする研究プログラムを公表しており、これが単一企業の取り組みではなく業界全体の努力であることを裏付けている。

産業応用への道筋

重要な点として、本研究で使用されたMoS₂は化学気相成長法によって成長させられたものであり、この技術はすでに産業規模で展開されている。エピタキシャルアルミニウムの堆積および酸化工程も、根本的に新しい種類の製造装置を必要としないため、将来的なファブでの量産移行が容易になる可能性がある。

本研究は、2Dトランジスタを量産化へと移行させるより広範な業界全体の機運と合致している。2026年6月、TSMC、imec、およびASMLは300mmウエハーでの2Dトランジスタ統合に関する協業を発表した。これは、半導体インフラの主要プレイヤーがこの材料クラスを将来のプロセスノードの有力候補として真剣に受け止めていることを示すシグナルである。