ASE、AMD Venice向けパネルレベルパッケージングの初期生産を2027年第1四半期に目指す

ASEテクノロジー・ホールディングは、Advanced Micro Devices(AMD)の次世代サーバー向けプロセッサ「Venice」向けに構築されたパネルレベルパッケージングハードウェアをOpen Compute Project(OCP)サミットで展示し、初期生産を2027年第1四半期に目指しています。

この展示は、半導体調査会社SemiAnalysisが取り上げたもので、同社はOCPグローバルサミットでの実演を報じています。OCPグローバルサミットは、Open Compute Project Foundationが主催しカリフォルニア州サンノゼで開催される年次データセンターハードウェアイベントです。データセンターオペレーターとそのハードウェアサプライヤーが集う場であり、パッケージングのようなバックエンド製造工程が、最終的にプロセッサーを導入する企業にとって可視化される舞台となっています。

ウェハーからパネルへの転換

パネルレベルパッケージングは、従来の円形ウェハーの代わりに大型の矩形状パネル上で半導体を加工する先進的なチップ組立技術です。矩形パネルは円形ウェハーよりも利用可能な面積を有効活用できるため、大規模プロセッサーやチップレットベースの設計により適しており、面積利用率の向上と、デバイスサイズの拡大に伴う単位当たりパッケージングコストの低減の可能性が期待されています。

この技術の対象である大規模なチップレットベースのサーバー向けプロセッサーにとって、パッケージング工程は個々のシリコン部品が組み合わされる段階です。ASEの初期生産目標は、その準備状況を具体的なタイムラインに載せ、新たなパッケージング方式を、新たな製造ノードでデビューするプロセッサー世代と一致させています。

AMDのVeniceサーバー世代

Veniceは、Turin世代に続くAMDのEPYCサーバー向けプロセッサーファミリーの次世代です。AMDは、VeniceをTSMC(台湾半導体製造)の2ナノメートルプロセスで製造される初の製品ファミリーとして公表しており、プラットフォームが生産に向かう中、その組立・パッケージングは業界から強い注目を集めています。

この両者の動向が重なる点は注目に値します。Veniceは、初となる2ナノメートルEPYC製造ノードとパネルベース組立への転換を組み合わせており、今回のOCPでの公開実演は、2027年第1四半期の初期生産目標を大きく前に、そのパッケージング段階を先取りするものとなっています。

企業について

ASEテクノロジー・ホールディングは台湾に本社を置く、世界最大の半導体受託組立・テスト(OSAT)サービス企業であり、コンピューティング、通信、コンシューマー分野のチップ設計企業にパッケージングおよびテスト機能を提供しています。Venice専用のパネルレベルパッケージングハードウェアをOCPで展示した決定は、次世代サーバー向けプロセッサーの市場投入におけるパッケージングパートナーの役割を浮き彫りにしています。

このコンテンツはCOINOTAGで最初に公開されました:https://en.coinotag.com/ase-amd-venice-panel-level-packaging-q1-2027