Un gruppo di ricerca della Hong Kong Polytechnic University (PolyU) ha realizzato un innovativo transistor a effetto campo a tunnelling (TFET) che supera la storica barriera fisica nota come "limite di Boltzmann", un importante progresso per la microelettronica. Pubblicato sulla rivista Science, il risultato potrebbe ridefinire il calcolo ad alta efficienza energetica e lo sviluppo dei chip AI di prossima generazione.

I transistor convenzionali, elementi costitutivi dei circuiti integrati, si basano sull'emissione termoionica per accendersi e spegnersi. A temperatura ambiente, questo processo richiede una tensione di gate minima di 60 millivolt (mV), un vincolo imposto dal limite di Boltzmann che ha ostacolato l'ulteriore miniaturizzazione e i guadagni di efficienza energetica nell'elettronica ad alte prestazioni. Il team di PolyU, guidato dal prof. Jianhua Hao, direttore del Dipartimento di Fisica e Materiali e professore cattedratico di Fisica e Dispositivi dei Materiali, ha aggirato questa limitazione ricorrendo al tunnelling quantistico.

Il tunnelling quantistico consente ai portatori di carica di attraversare una barriera di energia che risulterebbe insormontabile secondo la fisica classica. Progettando con attenzione un eterostruttura di strati di bismuto 2D e seleniuro di indio, il team ha trasformato il bismuto, normalmente semimetallico, in un semiconduttore. Questa modifica strutturale permette un tunnelling quantistico efficiente dei portatori nel seleniuro di indio, producendo un transistor con valori di oscillazione di sottosoglia (SS) ben al di sotto del limite di 60 mV per decade. L'oscillazione di sottosoglia misura quanto bruscamente un transistor commuta tra lo stato OFF e ON; una commutazione più ripida significa meno tensione, e quindi meno energia, necessaria per ogni operazione di commutazione. La ricerca di dispositivi che superino questo limite di 60 mV/decade è da tempo un obiettivo del settore, con i TFET tra i principali candidati studiati a livello mondiale, insieme ad altri approcci a pendenza ripida come i transistor a capacità negativa.

Il nuovo TFET opera a temperatura ambiente su substrati di silicio, un cruciale vantaggio pratico per l'integrazione nei processi produttivi esistenti. Richiede un intervallo di tensione di gate di soli 160 mV, rispetto agli 800 mV necessari per i dispositivi convenzionali. Questa drastica riduzione dei requisiti di tensione si traduce in consumi nettamente inferiori, un fattore chiave per il calcolo ad alta efficienza energetica e per la tecnologia AI, che richiede enormi potenze di calcolo. Poiché l'energia di commutazione del transistor scala con la tensione, abbassare le tensioni di funzionamento è una delle leve più dirette per ridurre i consumi dei processori, una preoccupazione sempre più impellente mentre continuano a crescere le esigenze di calcolo ed energia per l'addestramento e l'inferenza dell'AI.

Una delle maggiori sfide nei TFET sperimentali precedenti era raggiungere un'elevata corrente di uscita mantenendo un alto rapporto di corrente ON/OFF. Il dispositivo di PolyU supera questo ostacolo, offrendo sia un'elevata corrente di uscita sia un rapporto di commutazione ON/OFF eccezionale. Queste prestazioni permettono al transistor di pilotare più porte logiche a valle e di ridurre i ritardi di circuito, rendendolo adatto a circuiti integrati pratici.

Il prof. Hao ha sottolineato l'importanza del risultato: "Adottando il tunnelling quantistico, il nostro TFET supera questo confine, aprendo la strada a circuiti integrati ultra-a-bassa-consumo e ad alte prestazioni, essenziali per i chip AI emergenti e le applicazioni semiconductor avanzate."

La ricerca è stata condotta in collaborazione con la National University of Singapore, la Hong Kong University of Science and Technology, l'Università di Pechino e la Singapore University of Technology and Design.

Lo sviluppo ha ampie implicazioni per il futuro dell'elettronica. Mentre l'industria dei semiconduttori si avvicina ai limiti fisici della tecnologia MOSFET convenzionale, approcci innovativi come i TFET a tunnelling quantistico offrono una via percorribile. Operare a tensioni più basse senza sacrificare le prestazioni potrebbe consentire data center più efficienti, maggiore durata della batteria nei dispositivi mobili e sistemi AI più potenti che consumano meno energia. La dimostrazione riuscita della tecnologia su substrati di silicio suggerisce una transizione più fluida dalla ricerca all'applicazione commerciale, anche se il passaggio da una dimostrazione di laboratorio alla produzione in volumi richiede in genere ulteriori sviluppi nella qualità dei materiali, nell'uniformità dei dispositivi e nell'integrazione dei processi su larga scala.

Fonte: Citybuzz