在新思科技（Synopsys, Inc.，SNPS）發表一項重大的 3D PCIe 6.0 里程碑之際，該公司股價下跌 1.63%，報 394.68 美元。這項展示將高速 PCIe 互連技術導入為高需求運算系統打造的堆疊裸晶設計，新思科技表示，此進展旨在支援更快速的 AI 晶片、高效能運算（HPC）平台、儲存產品與資料中心基礎設施。

該公司在一項全新的堆疊裸晶設計中，驗證了 64 GT/s 的 PCIe 6.0 效能。此 3D 架構瞄準 AI 加速器、HPC 系統與大型資料中心。新思科技表示，該設計可支援更高頻寬、更低延遲與更高效率，而這項里程碑也將其 PCIe 專業能力延伸至先進的多裸晶封裝。

新思科技推進 3D PCIe 6.0 互連技術

新思科技展示了在堆疊式面對面（face-to-face）晶片架構中，以 64 GT/s 運作的 PCIe 6.0。該設計透過採用 PAM4 訊號傳輸的八通道配置，提供高達 128 GB/s 的頻寬。這項資料傳輸速率是 PCIe 6.0 標準的核心特性：產業標準組織 PCI-SIG 於 2022 年 1 月定案該標準，將 PCIe 5.0 的 32 GT/s 速率提升一倍，而 PAM4 訊號傳輸正是其中的關鍵推手之一。因此，這項測試讓 PCIe 互連技術超越了傳統的二維晶片佈局。

該公司採用一款針對三維積體電路（3D IC）技術調校的 5 奈米 PCIe 6.0 PHY。新思科技以既有的 PCIe 6.0 實作為基礎打造測試晶片，並針對堆疊裸晶加入必要的修改。矽晶測試證實，該技術在封裝、啟動與量測之後皆能成功運作。

這項展示同時顯示，接收器效能大幅超越 PCIe 6.0 的位元錯誤率要求。此外，與傳統的並排封裝相比，該架構縮短了不同裸晶之間的連線距離。這種結構可支援更高頻寬、更低延遲、更佳的訊號完整性以及更高的運算密度。

3D 封裝瞄準 AI 與資料中心系統

現代 AI 處理器日益透過多顆裸晶整合各自的專屬功能，而非依賴單一大型晶片。因此，晶片設計師需要在運算、記憶體、網路與儲存元件之間建立更快速的連結。新思科技將其最新展示定位為滿足這類與日俱增互連需求的選項之一。產業界也已圍繞專用的裸晶對裸晶標準展開布局，例如 2022 年推出、由聯盟支持的 UCIe（Universal Chiplet Interconnect Express）規範，在行之有年的 PCIe 連結之外，為晶片製造商的多裸晶設計提供更廣泛的互連選項。

該技術可支援 AI 加速器、高效能處理器、SmartNIC（智慧網卡）、DPU、儲存控制器與資料中心交換器，也可支援運用 Compute Express Link（CXL）互連技術進行記憶體與加速器擴充的系統。透過這項展示，新思科技正將既有介面技術延伸至更複雜的多裸晶平台。

三維封裝帶來技術挑戰，因為工程師必須管理堆疊元件之間的電氣特性。新思科技在開發過程中處理了 TSV（矽穿孔）擺放位置、裸晶互動、電感、訊號效能與全堆疊建模等課題。該公司也設法減少不必要的 TSV 增設，同時維持 PCIe 6.0 效能。

新思科技憑藉悠久的 PCIe 開發歷史持續推進

新思科技開發 PCIe 技術已逾二十年，橫跨該標準的多個世代。其產品組合涵蓋 PHY 技術、數位控制器、安全元件、驗證系統與互通性測試工具。該公司已支援約 4,000 個客戶投片，橫跨七個 PCI Express 世代，且長期名列全球營收規模最大的半導體介面 IP 供應商之一。

這項最新計畫將其穩固的 PCIe 產品組合，與半導體產業向多裸晶架構轉型的趨勢相互結合。新思科技將其電子設計軟體與介面技術結合，用於先進封裝與異質整合。這些工具支援架構規劃、封裝最佳化、軟體開發、系統驗證與製造分析。

這項里程碑也強化了新思科技在不斷擴大的先進半導體封裝市場中的地位。AI 與 HPC 系統持續需要更高頻寬，而功耗與實體空間仍是晶片製造商面臨的主要設計限制。新思科技如今提供一條經過驗證、專為新興三維晶片架構設計的 PCIe 6.0 路徑。標準制定工作亦同步進行：PCI-SIG 已展開以 128 GT/s 為目標的 PCIe 7.0 規範開發，而新思科技甫驗證的這類介面 IP，通常需待客戶完成自身為期多年的晶片設計後才會進入終端產品，這也使今日的展示成為更長遠技術進程中的一環。

來源：Blockonomi