儘管 Cadence Design Systems（CDNS）宣布一項重要的 PCIe 6.0 技術里程碑，該公司股價仍下跌 6.84% 至 315.62 美元。該股早盤一度交易於 338.78 美元附近，之後跌勢延續。不過，這項進展仍強化了 Cadence 在高效能運算與 AI 資料中心基礎設施領域的地位；在該市場中，Cadence 與競爭對手 Synopsys 同為最大的電子設計自動化（EDA）軟體供應商之一。

Cadence PCIe 6.0 技術通過重大合規測試

Cadence 確認其 PCIe 6.0 PHY 與控制器技術首次送測即通過官方合規測試。該公司採用台積電先進的 N3 製程實作此技術，測試單位並以 PCIe 6.0 規範的完整 64 GT/s 速度評估整套 x8 子系統。此速率為 PCIe 5.0 世代 32 GT/s 上限的兩倍，反映出業界推動互連頻寬與更快速處理器及加速器同步升級的努力。

該子系統在業界首場正式測試研討會中，通過所有官方 PCIe 6.0 合規測試。因此，負責開發與管理 PCIe 規範的產業聯盟 PCI-SIG 將 Cadence 的完整解決方案列入其官方 Integrators List。此一成就證實 PHY 與控制器能在嚴苛的產業要求下協同運作。列入 Integrators List 是客戶規劃晶片時經常被引用的前提條件，以確保能與其他廠商的 PCIe 裝置可靠互操作。

Cadence 透過與技術合作夥伴及測試設備供應商的廣泛合作，為測試流程做好準備。團隊也在正式 PCI-SIG 評估開始前完成互通性測試，有助於在進入官方合規計畫之前發現技術問題。

PCIe 6.0 強化 Cadence 在資料中心領域的地位

PCIe 6.0 技術為現代資料中心與高效能運算系統提供更高頻寬。此標準可應用於加速卡、網路產品與先進儲存系統，Cadence 預期隨著運算需求持續擴大，這些應用將支援更廣泛的採用。

該技術對於處理高需求人工智慧工作負載的大型運算設施尤其重要。此類系統需要處理器、加速器、儲存裝置與網路硬體之間的快速連接，而更高的 PCIe 頻寬可降低日益複雜運算系統中的連接瓶頸。

Cadence 將其子系統設計為兼具效能、電源效率與彈性協定支援。該架構採用 ADC 與 DSP 為基礎的等化技術，搭配韌體最佳化的 SerDes 運作，且 Cadence 已納入對 PCI-SIG 近期專注於降低功耗的工程更新之支援。

儘管 CDNS 股價下跌，Cadence 持續擴大半導體 IP 角色

Cadence 已在多個先進運算市場供應半導體設計工具與智慧財產權。其 PCIe 產品組合目前已延伸至支援 PCIe 7.0 等先進規範的技術，而 PCIe 6.0 合規里程碑為客戶提供了今日即可採用的量產級選項。隨著晶片製造商選擇授權預先驗證的介面區塊而非自行開發，設計 IP 已成為 Cadence 業務中日益重要的一環。

Positron AI 已授權 Cadence 的 SerDes 技術，用於一款針對 transformer 工作負載設計的推論加速器，為 Cadence 的 PCIe 6.0 技術再添一項商業應用。成功的矽晶測試也強化了該技術用於其他晶片開發計畫的論據。

Cadence 以台積電 N3 製程技術開發此通過認證的 x8 配置，適用於先進半導體設計。該公司現向系統單晶片供應商提供完整的 PHY 與控制器子系統，讓製造商能將此技術整合至未來的資料中心、企業、車用與運算產品中。