ASE 目標 2027 年第一季啟動 AMD Venice 面板級封裝初期量產

ASE Technology Holding 在開放運算專案（Open Compute Project，OCP）峰會上，展示了為超微（Advanced Micro Devices）下一代 Venice 伺服器處理器打造的面板級封裝硬體，初期量產目標訂於 2027 年第一季。

這項展示由半導體研究機構 SemiAnalysis 披露，該機構報導了在 OCP 全球峰會上的這場示範。OCP 全球峰會是由開放運算專案基金會主辦、在加州聖荷西舉行的年度資料中心硬體盛會。OCP 全球峰會是資料中心營運商及其硬體供應商齊聚的場合，使封裝這類後段製造成為最終部署這些處理器的企業得以親眼見到的環節。

從晶圓轉向面板

面板級封裝是一種先進的晶片組裝技術，在大面積的矩形面板而非傳統圓形晶圓上處理半導體。由於矩形面板比圓形晶圓更能充分利用可用面積，這種方式被認為更適合大型處理器與晶片組設計，隨著裝置尺寸增大，可提升面積利用率，並有助於降低單位封裝成本。

對於大型晶片組伺服器處理器——正是這項技術所針對的類別——封裝階段是各個矽晶片整合在一起的關鍵步驟。ASE 的初期量產目標為這項準備工作訂出具體時程，將新封裝格式與同樣採用新製程節點首發的處理器世代相結合。

AMD 的 Venice 伺服器世代

Venice 是 AMD EPYC 伺服器處理器家族繼 Turin 世代之後的下一代產品。AMD 已公開表示，Venice 將是首個採用台積電 2 奈米製程生產的產品家族，隨著平台邁向量產，其組裝與封裝環節正受到業界高度關注。

這種匯聚值得注意：Venice 同時結合了史無前例的 2 奈米 EPYC 製程節點與轉向面板式組裝的變革，而這次 OCP 公开展示，遠在 2027 年第一季初期量產目標到來之前，就為封裝階段提供了預覽。

關於相關企業

ASE Technology Holding 總部位於台灣，是全球最大的半導體封裝測試（OSAT）外包服務提供商，為運算、通訊與消費性電子等領域的晶片設計公司提供封裝與測試能力。其決定在 OCP 峰會上展示 Venice 專用面板級封裝硬體，凸顯了封裝合作夥伴在將下一代伺服器處理器推向市場過程中所扮演的角色。

本文最先發布於 COINOTAG：https://en.coinotag.com/ase-amd-venice-panel-level-packaging-q1-2027