三星电子正在2026年未来内存与存储大会（Future of Memory and Storage 2026）上展示两项被其称为业界首创的概念架构——名为zHBM的3D堆叠高带宽存储器设计，以及名为zNAND-O的NAND闪存方案。大会于本周二至周四在加利福尼亚州圣克拉拉会议中心举行。这两项概念的发布正值三大存储巨头——三星、SK海力士和美光——为英伟达和AMD等公司的AI加速器供应HBM的竞争日趋激烈之际，而存储器带宽已成为制约系统性能的关键瓶颈。

zHBM架构将高带宽存储器直接置于AI处理器上方，而非像传统设计那样将HBM封装与GPU及其他加速器并排布置在同一平面上。通过缩短数据传输的物理距离，三星表示，更短的连接路径可以在降低功耗的同时提升带宽，从而缓解AI系统中处理器与存储器之间持续进行大量信息交换所带来的数据瓶颈。该方案旨在解决业界长期面临的"存储墙"难题——即处理器与存储器之间的数据传输速度一直未能跟上处理速度的提升。

据三星介绍，融合zHBM的下一代接口系统性能最高可达HBM5（第八代HBM标准）的八倍，能效可提升至三倍。公司还表示，先进的晶圆键合技术可将热阻相比HBM5降低一半以上，从而解决垂直堆叠高性能存储器和处理器所面临的主要挑战之一。硅通孔（TSV）技术已在当前HBM封装中用于垂直连接DRAM芯片层，是现有堆叠存储器制造的核心技术，在zHBM概念中将得到进一步拓展应用。

该架构可通过存储器与加速器之间集成客户专属知识产权的中间层来针对不同AI系统进行定制。根据系统设计的不同，该中间层可配置为扩展存储容量或增强处理器性能。三星表示计划与客户合作优化其AI处理器与存储器之间的连接，并进一步提升zHBM性能。公司未披露商业化时间表。

三星还在将3D存储技术延伸至NAND闪存领域，推出了仍在开发中的zNAND-O方案。该方案将三星的V-NAND堆叠技术与硅通孔（TSV）相结合，将四层或八层半导体芯片垂直堆叠封装为单一产品。名称中的"O"代表其对端侧AI（on-device AI）的关注，即数据在本地处理而非传输至外部服务器。通过垂直堆叠芯片，三星旨在缩小存储器占用空间，同时提升数据加载带宽和响应速度，面向需要在本地实时处理大量数据的设备。端侧AI处理正受到越来越多关注，因为设备制造商希望降低延迟、减少对云端的依赖，并解决数据隐私问题。

在同一活动上，三星还发布了V10 BV-NAND——其第10代V-NAND技术，具备超过400层垂直堆叠的存储单元层。据公司介绍，这是业界首款突破400层大关的V-NAND设计。更高密度的结构允许在相同面积内放置更多存储单元，从而在提升存储容量的同时改善性能和能效。包括SK海力士、美光以及中国长江存储（YMTC）在内的竞争对手也在竞相增加各自3D NAND技术的垂直堆叠层数。

此次发布距三星在同一行业活动上推出其号称全球首款V-NAND技术已有13年。三星计划利用这些新的3D存储技术来应对高性能计算和AI基础设施日益增长的需求。