Cadence Design Systems（CDNS）股价下跌6.84%至315.62美元，尽管该公司宣布了一项重大PCIe 6.0技术里程碑。该股在早些时候交易于338.78美元附近后延续跌势。尽管如此，这一进展仍巩固了Cadence在高性能计算和AI数据中心基础设施领域的地位；在这一市场中，该公司与竞争对手Synopsys同为最大的电子设计自动化（EDA）软件供应商之一。

Cadence PCIe 6.0技术通过重大合规测试

Cadence确认其PCIe 6.0 PHY与控制器技术一次性通过了官方合规测试。该公司采用台积电先进的N3制造工艺实现该技术，测试人员以PCIe 6.0规范完整的64 GT/s速度对完整的x8子系统进行了评估。这一速率是PCIe 5.0世代32 GT/s上限的两倍，反映出业界推动互连带宽与更快的处理器和加速器保持同步的努力。

该子系统在业界首次正式测试研讨会上通过了所有官方PCIe 6.0合规测试。因此，负责开发和管理PCIe规范的行业联盟PCI-SIG将Cadence的完整解决方案列入其官方Integrators List。这一成就证实PHY与控制器能够在严苛的行业要求下协同工作。列入Integrators List通常被视为客户规划芯片时必须与其他厂商的PCIe设备可靠互操作的前提条件。

Cadence通过与技术合作伙伴和测试设备供应商的广泛合作，为测试过程做了充分准备。团队还在正式的PCI-SIG评估开始之前完成了互操作性测试，这有助于在正式合规计划之前发现技术问题。

PCIe 6.0巩固Cadence在数据中心领域的地位

PCIe 6.0技术为现代数据中心和高性能计算系统提供更高带宽。该标准可应用于加速卡、网络产品和先进存储系统，Cadence预计随着计算需求持续扩张，这些应用将支持更广泛的普及。

该技术对于处理高要求人工智能工作负载的大型计算设施尤为重要。此类系统需要在处理器、加速器、存储设备和网络硬件之间建立快速连接，而更高的PCIe带宽可以减少日益复杂的计算系统中的连接瓶颈。

Cadence将其子系统设计为兼顾性能、能效和灵活的协议支持。该架构采用基于ADC和DSP的均衡以及固件优化的SerDes操作，Cadence还纳入了对近期聚焦降低功耗的PCI-SIG工程更新的支持。

尽管CDNS股价下跌，Cadence仍扩大其在半导体IP领域的角色

Cadence已在多个先进计算市场供应半导体设计工具和知识产权。其PCIe产品组合现已扩展到支持最高PCIe 7.0规范的技术，不过PCIe 6.0合规里程碑为客户提供了当下即可投入生产的选项。随着芯片制造商倾向于授权预先验证的接口模块而非自主开发，设计IP已成为Cadence业务中日益重要的组成部分。

Positron AI已授权Cadence的SerDes技术，用于一款面向Transformer工作负载的推理加速器，这为Cadence的PCIe 6.0技术带来了又一个商业应用。成功的硅片测试也增强了该技术在更多芯片开发项目中应用的可行性。

Cadence采用台积电面向先进半导体设计的N3制造技术开发了经过认证的x8配置。该公司现向片上系统供应商提供完整的PHY与控制器子系统，使制造商能够将该技术集成到未来的数据中心、企业级、汽车和计算产品中。