ASE планирует начать начальное производство панельной упаковки для процессоров AMD Venice в первом квартале 2027 года

ASE Technology Holding представила на саммите Open Compute Project (OCP) оборудование для панельной упаковки, созданное для серверных процессоров следующего поколения AMD Venice; начальное производство запланировано на первый квартал 2027 года.

Демонстрацию отметила полупроводниковая исследовательская фирма SemiAnalysis, осветившая показ на саммите OCP Global Summit — ежегодном мероприятии по оборудованию для дата-центров, организуемом фондом Open Compute Project Foundation и проходящем в Сан-Хосе (Калифорния). Именно на OCP Global Summit сходятся операторы дата-центров и поставщики их оборудования, что делает площадку местом, где_backend-этап производства, такой как упаковка, становится видимым для компаний, которые в итоге развернут эти процессоры.

Переход от пластин к панелям

Панельная упаковка — это передовая технология сборки чипов, при которой полупроводники обрабатываются на больших прямоугольных панелях вместо традиционных круглых пластин. Поскольку прямоугольные панели используют доступную площадь эффективнее, чем круглые пластины, такой подход считается более подходящим для крупных процессоров и чиплетных дизайнов, обеспечивая лучшее использование площади и потенциал снижения стоимости упаковки в расчёте на единицу по мере роста размеров устройств.

Для крупных чиплетных серверных процессоров — категории, на которую направлена эта технология, — этап упаковки является моментом объединения отдельных кристаллов кремния. Цель ASE по срокам начального производства задаёт конкретный график готовности, согласовывая новый формат упаковки с поколением процессоров, которое также дебютирует на новом техпроцессе.

Серверное поколение AMD Venice

Venice — это следующее поколение серверных процессоров AMD линейки EPYC, приходящее на смену поколению Turin. AMD публично объявила, что Venice станет первым семейством продуктов, выпускаемым по 2-нанометровому техпроцессу Taiwan Semiconductor Manufacturing Company, что ставит его сборку и упаковку под пристальным вниманием отрасли по мере приближения платформы к производству.

Такое совпадение примечательно: Venice сочетает первый в истории 2-нанометровый техпроцесс для EPYC с переходом на панельную сборку, а публичная демонстрация на OCP даёт представление об этапе упаковки задолго до наступления срока начального производства в первом квартале 2027 года.

О компаниях

ASE Technology Holding, со штаб-квартирой на Тайване, — крупнейший в мире поставщик услуг аутсорсинговой сборки и тестирования полупроводников (OSAT), предоставляющий возможности упаковки и тестирования разработчикам чипов в сегментах вычислений, связи и потребительской электроники. Её решение продемонстрировать на OCP оборудование для панельной упаковки, предназначенное специально для Venice, подчёркивает роль партнёров по упаковке в выводе на рынок серверных процессоров нового поколения.

Этот материал впервые был опубликован на COINOTAG: https://en.coinotag.com/ase-amd-venice-panel-level-packaging-q1-2027