Akcje Cadence Design Systems (CDNS) spadły o 6,84% do 315,62 USD, mimo że firma ogłosiła przełom technologiczny dotyczący PCIe 6.0. Papier pogłębił spadek po wcześniejszym handlu w okolicach 338,78 USD w trakcie sesji. Rozwój ten niemniej wzmocnił pozycję Cadence w infrastrukturze centrów danych dla obliczeń o wysokiej wydajności i sztucznej inteligencji, gdzie firma jest jednym z największych dostawców oprogramowania do automatyzacji projektowania elektroniki (EDA), obok konkurenta Synopsys.

Technologia PCIe 6.0 Cadence przechodzi ważny test zgodności

Cadence potwierdziła, że jej technologia PHY i kontrolera PCIe 6.0 przeszła oficjalne testy zgodności za pierwszym podejściem. Firma wdrożyła tę technologię w zaawansowanym procesie produkcyjnym N3 firmy TSMC, a testerzy oceniali kompletny podsystem x8 przy pełnej prędkości 64 GT/s określonej w specyfikacji PCIe 6.0. Ten transfer jest dwukrotnie wyższy niż limit 32 GT/s generacji PCIe 5.0 i odzwierciedla dążenie branży do utrzymania przepustowości połączeń na poziomie rosnącej mocy procesorów i akceleratorów.

Podsystem przeszedł wszystkie oficjalne testy zgodności PCIe 6.0 podczas pierwszych formalnych warsztatów testowych branży. W rezultacie PCI-SIG, konsorcjum branżowe rozwijające i nadzorujące specyfikację PCIe, dodało kompletne rozwiązanie Cadence do swojej oficjalnej listy Integrators List. Osiągnięcie potwierdza, że PHY i kontroler mogą współpracować przy wymagających normach branżowych. Obecność na liście Integrators List jest powszechnie wskazywanym warunkiem wstępnym dla klientów planujących układy krzemowe, które muszą niezawodnie współpracować z urządzeniami PCIe innych producentów.

Cadence przygotowała się do procesu testowego poprzez rozległą współpracę z partnerami technologicznymi i dostawcami sprzętu testowego. Zespoły ukończyły także testy interoperacyjności przed rozpoczęciem formalnej oceny PCI-SIG, co pozwoliło zidentyfikować problemy techniczne jeszcze przed oficjalnym programem zgodności.

PCIe 6.0 wzmacnia pozycję Cadence w centrach danych

Technologia PCIe 6.0 zapewnia wyższą przepustowość dla nowoczesnych centrów danych i systemów obliczeń o wysokiej wydajności. Standard może być stosowany w kartach akceleratorów, produktach sieciowych i zaawansowanych systemach pamięci masowej, a Cadence oczekuje, że te zastosowania wesprą szerszą adopcję w miarę rosnących wymagań obliczeniowych.

Technologia ma szczególne znaczenie dla dużych obiektów obliczeniowych obsługujących wymagające obciążenia sztucznej inteligencji. Takie systemy wymagają szybkich połączeń między procesorami, akceleratorami, urządzeniami pamięci masowej i sprzętem sieciowym, a wyższa przepustowość PCIe może ograniczyć wąskie gardła połączeń w coraz bardziej złożonych systemach obliczeniowych.

Cadence zaprojektowała swój podsystem tak, aby łączył wydajność, energooszczędność i elastyczne wsparcie protokołów. Architektura wykorzystuje equalizację opartą na ADC i DSP wraz z operacjami SerDes optymalizowanymi przez firmware; Cadence objęła też wsparciem najnowsze aktualizacje inżynierskie PCI-SIG skupione na niższym poborze mocy.

Cadence rozszerza rolę w IP półprzewodnikowym mimo spadku akcji CDNS

Cadence dostarcza już narzędzia do projektowania półprzewodników i własność intelektualną na kilku zaawansowanych rynkach obliczeniowych. Jej portfolio PCIe obejmuje obecnie technologie obsługujące specyfikacje aż do PCIe 7.0, przy czym kamień milowy zgodności PCIe 6.0 daje klientom opcję gotową do produkcji dostępną już dziś. IP projektowe staje się coraz ważniejszą częścią biznesu Cadence, ponieważ producenci chipów licencjonują zweryfikowane bloki interfejsów zamiast rozwijać je we własnym zakresie.

Positron AI licencjonuje technologię SerDes firmy Cadence na akcelerator inferencyjny zaprojektowany dla obciążeń transformerowych, co daje Cadence kolejne komercyjne zastosowanie tej technologii PCIe 6.0. Pomyślne testy krzemowe dodatkowo wzmacniają argumenty za wykorzystaniem tej technologii w kolejnych programach rozwoju układów.

Certifikowaną konfigurację x8 Cadence opracowała przy użyciu procesu produkcyjnego N3 firmy TSMC przeznaczonego dla zaawansowanych projektów półprzewodnikowych. Firma oferuje już kompletny podsystem PHY i kontrolera dostawcom systemów-on-chip, co pozwala producentom zintegrować tę technologię w przyszłych produktach dla centrów danych, zastosowań enterprise, motoryzacji i obliczeń.