ASE Richt op Initiele Productie in Q1 2027 voor Panel-Level Packaging van AMD Venice

ASE Technology Holding heeft panel-level packaging-hardware, gebouwd voor de volgende generatie Venice-serverprocessor van Advanced Micro Devices, tentoongesteld tijdens de Open Compute Project (OCP)-summit, met een doel voor initiele productie in het eerste kwartaal van 2027.

De presentatie kreeg aandacht van onderzoeksbureau SemiAnalysis, dat de demonstratie tijdens de OCP Global Summit heeft behandeld, het jaarlijkse datacenter-hardwareevenement dat wordt georganiseerd door de Open Compute Project Foundation en plaatsvindt in San Jose, Californie. De OCP Global Summit is de plek waar datacenter-exploitanten en hun hardwaresuppliers samenkomen, waardoor een back-endproductiestap als packaging zichtbaar wordt voor de bedrijven die de processors uiteindelijk zullen inzetten.

Van Wafers naar Panelen

Panel-level packaging is een geavanceerde chipassemblagetechniek waarbij halfgeleiders worden verwerkt op grote, rechthoekige panelen in plaats van op conventionele ronde wafers. Omdat rechthoekige panelen de beschikbare ruimte beter benutten dan ronde wafers, wordt de aanpak beter geacht te passen bij grote processors en op chiplets gebaseerde ontwerpen, met een beter ruimtegebruik en potentieel lagere verpakkingskosten per eenheid naarmate apparaten groter worden.

Voor grote, op chiplets gebaseerde serverprocessors — de categorie waar deze techniek op mikt — is de verpakkingsstap het moment waarop de afzonderlijke siliciumdelen samenkomen. Het doel van ASE voor initiele productie zet die gereedheid op een concrete tijdlijn en stemt een nieuw verpakkingsformaat af op een processorgeneratie die ook debuteert op een nieuw productieproces.

AMD's Venice-servergeneratie

Venice is de volgende generatie van AMD's EPYC-serverprocessorfamilie, na de Turin-generatie. AMD heeft Venice publiek aangemerkt als de eerste productfamilie die wordt vervaardigd op het 2-nanometerproces van Taiwan Semiconductor Manufacturing Company, waardoor de assemblage en verpakking onder nauwe aandacht van de industrie staan nu het platform zich naar productie beweegt.

De combinatie is opmerkelijk: Venice koppelt een eerste 2-nanometer-EPYC-productieproces aan een overstap naar paneelgebaseerde assemblage, en de publieke OCP-demonstratie biedt een voorproefje van die verpakkingsfase ruim voordat de doelstelling van initiele productie in het eerste kwartaal van 2027 is bereikt.

Over de Bedrijven

ASE Technology Holding, gevestigd in Taiwan, is 's werelds grootste aanbieder van uitbesteed halfgeleiderassemblage en -testing (OSAT) en levert verpakkings- en testmogelijkheden aan chipontwerpers in de computing-, communicatie- en consumentensectoren. Het besluit om Venice-specifieke panel-level packaging-hardware te tonen tijdens OCP onderstreept de rol van verpakkingspartners bij het op de markt brengen van serverprocessors van de volgende generatie.

Deze content is voor het eerst gepubliceerd op COINOTAG: https://en.coinotag.com/ase-amd-venice-panel-level-packaging-q1-2027