Samsung Electronics a dévoilé son portefeuille de mémoire IA de nouvelle génération lors de la conférence Future of Memory and Storage (FMS) 2026 à Santa Clara, en Californie, présentant une feuille de route technologique conçue pour répondre aux besoins en forte croissance du calcul haute performance et des infrastructures d’intelligence artificielle.

L’entreprise a présenté environ 30 technologies de mémoire et de stockage sur un stand inspiré des serveurs cloud IA. Jin-Yub Lee, Executive Vice President and Head of Flash Product & Technology, et Kyungryun Kim, Vice President of the DRAM Design Team, ont prononcé le discours d’ouverture, intitulé « Driving the Wave of AI Revolution: 3D Innovations in Memory & Storage Architecture ».

Les architectures verticales visent à redéfinir l’intégration mémoire-processeur

Au cœur de la feuille de route de Samsung se trouvent deux modèles conceptuels qui modifient en profondeur la manière dont la mémoire se connecte aux processeurs. L’entreprise a présenté zHBM, qui empile verticalement la mémoire à large bande passante directement au-dessus des accélérateurs IA plutôt que de la placer à côté de la puce. Samsung a indiqué que cette approche raccourcit le trajet des données et offre environ huit fois les performances de HBM5, plus de dix fois la densité mémoire et trois fois l’efficacité énergétique, tout en réduisant la résistance thermique de plus de moitié.

Cette architecture prend également en charge l’intégration d’une propriété intellectuelle personnalisée entre les couches, permettant des configurations adaptées à des accélérateurs spécifiques. En complément de zHBM, Samsung a présenté zNAND-O, une solution fondée sur la V-NAND, disponible en variantes à quatre et huit couches, qui associe une efficacité d’espace élevée à une faible latence pour les charges de travail IA en périphérie en temps réel.

Samsung introduit V10 BV-NAND et détaille sa feuille de route de production

Samsung a également annoncé V10 BV-NAND, qu’il décrit comme la première architecture Bonding V-NAND du secteur, rendue possible par une nouvelle technologie de wafer bonding. Avec plus de 400 couches, le dispositif augmente la densité mémoire d’environ 58 % par rapport à la génération V9 précédente, tout en améliorant les performances de lecture, d’écriture et d’E/S. Selon Samsung, cette étape intervient 13 ans après l’introduction de la première V-NAND du secteur.

Au-delà du matériel conceptuel, Samsung a détaillé sa feuille de route de production à court terme. Après ce qu’il a décrit comme la première production de masse de HBM4 du secteur en février, l’entreprise a commencé à expédier des échantillons de HBM4E en mai et a présenté son modèle HBM5 lors de FMS 2026. Samsung a également présenté LPDDR5X-PIM, qu’il décrit comme la première mémoire DDR basse consommation du secteur avec technologie de processing-in-memory. Le système effectue les calculs au sein de la matrice mémoire afin de réduire les mouvements de données et la consommation d’énergie, une approche de conception de plus en plus pertinente à mesure que les systèmes IA renforcent les exigences en matière de bande passante mémoire et d’efficacité.

Pour les infrastructures de centres de données, les solutions de stockage d’entreprise PM1763 et BM1773 ont été mises en avant. En tant que seul fabricant de dispositifs intégrés disposant de capacités de pointe sur la mémoire, la fonderie et le packaging avancé, Samsung a souligné sa stratégie clé en main de bout en bout, proposant des services intégrés de conception et de fabrication destinés à raccourcir les cycles de développement et à optimiser les performances pour les clients du semi-conducteur IA.