Les actions de Cadence Design Systems (CDNS) ont chuté de 6,84 % à 315,62 $ malgré l'annonce par l'entreprise d'une étape technologique majeure en matière de PCIe 6.0. Le titre a prolongé son recul après avoir évolué autour de 338,78 $ plus tôt dans la séance. Cette avancée a néanmoins renforcé la position de Cadence dans le calcul haute performance et l'infrastructure des centres de données d'IA, un domaine où l'entreprise est l'un des plus grands fournisseurs de logiciels d'automatisation de la conception électronique (EDA), aux côtés de son rival Synopsys.

La technologie PCIe 6.0 de Cadence réussit un test de conformité majeur

Cadence a confirmé que sa technologie PCIe 6.0 PHY et contrôleur a réussi les tests officiels de conformité dès la première tentative. L'entreprise a implémenté cette technologie en utilisant le procédé de fabrication avancé N3 de TSMC, et les évaluateurs ont testé le sous-système x8 complet à la vitesse maximale de 64 GT/s prévue par la spécification PCIe 6.0. Ce débit est le double de la limite de 32 GT/s de la génération PCIe 5.0, illustrant l'effort du secteur pour maintenir la bande passante des interconnexions au niveau des processeurs et accélérateurs toujours plus rapides.

Le sous-système a réussi tous les tests officiels de conformité PCIe 6.0 lors du premier atelier de test formel du secteur. En conséquence, PCI-SIG, le consortium chargé de développer et de gérer la spécification PCIe, a inscrit la solution complète de Cadence sur sa liste officielle des intégrateurs. Cette réussite confirme que le PHY et le contrôleur peuvent fonctionner ensemble selon les exigences exigeantes du secteur. L'inscription sur la liste des intégrateurs est un prérequis fréquemment cité pour les clients planifiant des puces devant interopérer de manière fiable avec des périphériques PCIe d'autres fournisseurs.

Cadence s'est préparée au processus de test grâce à une coopération étendue avec ses partenaires technologiques et les fournisseurs d'équipements de test. Les équipes ont également mené des tests d'interopérabilité avant le début de l'évaluation formelle de PCI-SIG, ce qui a permis d'identifier des problèmes techniques en amont du programme officiel de conformité.

Le PCIe 6.0 renforce la position de Cadence dans les centres de données

La technologie PCIe 6.0 offre une bande passante supérieure pour les centres de données modernes et les systèmes de calcul haute performance. La norme peut être appliquée aux cartes d'accélération, aux produits réseau et aux systèmes de stockage avancés, et Cadence s'attend à ce que ces applications soutiennent une adoption plus large à mesure que les besoins en calcul continuent de croître.

Cette technologie revêt une importance particulière pour les grandes installations de calcul traitant des charges de travail exigeantes en intelligence artificielle. De tels systèmes nécessitent des connexions rapides entre processeurs, accélérateurs, dispositifs de stockage et matériel réseau, et une bande passante PCIe supérieure peut réduire les goulets d'étranglement dans des systèmes de calcul de plus en plus complexes.

Cadence a conçu son sous-système pour allier performance, efficacité énergétique et prise en charge flexible des protocoles. L'architecture utilise une égalisation basée sur l'ADC et le DSP ainsi que des opérations SerDes optimisées par micrologiciel, et Cadence a intégré la prise en charge des récentes mises à jour techniques de PCI-SIG axées sur la réduction de la consommation d'énergie.

Cadence élargit son rôle dans la propriété intellectuelle des semi-conducteurs malgré la chute de l'action CDNS

Cadence fournit déjà des outils de conception de semi-conducteurs et de la propriété intellectuelle sur plusieurs marchés du calcul avancé. Son portefeuille PCIe s'étend désormais à des technologies prenant en charge des spécifications aussi avancées que le PCIe 7.0, mais l'étape de conformité PCIe 6.0 offre aux clients une option prête pour la production, disponible dès aujourd'hui. La propriété intellectuelle de conception est devenue une part de plus en plus importante de l'activité de Cadence, les fabricants de puces préférant licencier des blocs d'interface pré-vérifiés plutôt que de les développer en interne.

Positron AI a licencié la technologie SerDes de Cadence pour un accélérateur d'inférence conçu pour les charges de travail de transformers, offrant ainsi à Cadence une autre application commerciale de sa technologie PCIe 6.0. Le succès des tests sur silicium renforce également la candidature de cette technologie pour d'autres programmes de développement de puces.

Cadence a développé la configuration x8 certifiée en utilisant la technologie de fabrication N3 de TSMC pour des conceptions de semi-conducteurs avancées. L'entreprise propose désormais le sous-système complet PHY et contrôleur aux fournisseurs de systèmes sur puce, permettant aux fabricants d'intégrer cette technologie dans de futurs produits destinés aux centres de données, aux entreprises, à l'automobile et à l'informatique.