ASE apunta a producción inicial en el primer trimestre de 2027 para el empaque a nivel de panel de AMD Venice

ASE Technology Holding exhibió hardware de empaque a nivel de panel construido para el procesador de servidores Venice, la próxima generación de Advanced Micro Devices, en la cumbre del Open Compute Project (OCP), con producción inicial prevista para el primer trimestre de 2027.

La exhibición fue destacada por la firma de investigación en semiconductores SemiAnalysis, que cubrió la demostración en la OCP Global Summit, el evento anual de hardware para centros de datos organizado por la Open Compute Project Foundation y realizado en San José, California. La OCP Global Summit es donde convergen los operadores de centros de datos y sus proveedores de hardware, lo que la convierte en un escenario donde un paso de fabricación de backend como el empaque se vuelve visible para las empresas que finalmente desplegarán los procesadores.

Un cambio de obleas a paneles

El empaque a nivel de panel es una técnica avanzada de ensamblaje de chips que procesa los semiconductores en grandes paneles rectangulares en lugar de las convencionales obleas circulares. Dado que los paneles rectangulares aprovechan más área disponible que las obleas redondas, se considera que este enfoque es más adecuado para procesadores grandes y diseños basados en chiplets, ya que ofrece un mejor aprovechamiento del área y el potencial de menores costos de empaque por unidad a medida que crece el tamaño de los dispositivos.

Para los procesadores de servidor grandes basados en chiplets —la categoría a la que apunta esta técnica— el empaque es la etapa donde las piezas individuales de silicio se unen. El objetivo de producción inicial de ASE pone esa preparación en un cronograma concreto, alineando un nuevo formato de empaque con una generación de procesadores que también debuta en un nuevo nodo de fabricación.

La generación de servidores Venice de AMD

Venice es la próxima generación de la familia de procesadores de servidor EPYC de AMD, tras la generación Turin. AMD ha identificado públicamente a Venice como su primera familia de productos fabricada con el proceso de 2 nanómetros de Taiwan Semiconductor Manufacturing Company, lo que coloca su ensamblaje y empaque bajo un escrutinio cercano de la industria a medida que la plataforma avanza hacia la producción.

La convergencia es notable: Venice combina un nodo de fabricación EPYC de 2 nanómetros sin precedentes con un cambio hacia el ensamblaje en paneles, y la demostración pública en OCP ofrece una vista previa de esa etapa de empaque mucho antes de que llegue el objetivo de producción inicial del primer trimestre de 2027.

Sobre las empresas

ASE Technology Holding, con sede en Taiwán, es el mayor proveedor mundial de servicios de ensamblaje y pruebas de semiconductores tercerizados (OSAT), y ofrece capacidades de empaque y pruebas a diseñadores de chips en los segmentos de computación, comunicaciones y consumo. Su decisión de exhibir en OCP hardware de empaque a nivel de panel específico para Venice subraya el papel de los socios de empaque en llevar al mercado procesadores de servidor de próxima generación.

Este contenido fue publicado por primera vez en COINOTAG: https://en.coinotag.com/ase-amd-venice-panel-level-packaging-q1-2027