Samsung stellt 3D-Roadmap für KI-Speicher mit zHBM, zNAND-O und V10 BV-NAND vor
Wichtige Erkenntnisse
- •Samsung stellte zHBM vor, ein Konzept, das High-Bandwidth Memory über KI-Beschleunigern stapelt, um den Datenweg zu verkürzen und Leistung, Dichte und Energieeffizienz zu verbessern.
- •Samsung präsentierte zNAND-O, eine auf V-NAND basierende Lösung für latenzarme, flächeneffiziente Speicherung bei Echtzeit-Edge-KI-Workloads.
- •Das Unternehmen kündigte V10 BV-NAND an, die nach eigenen Angaben erste Bonding-V-NAND-Architektur, mit mehr als 400 Schichten und höherer Dichte als die vorherige V9-Generation.
- •Samsung sagte, es habe HBM4 im Februar in Massenproduktion gefertigt, im Mai HBM4E-Muster ausgeliefert und auf der FMS 2026 ein HBM5-Modell gezeigt.
- •Samsung stellte außerdem LPDDR5X-PIM sowie die Enterprise-Storage-Produkte PM1763 und BM1773 als Teil einer End-to-End-Strategie für KI-Halbleiterkunden vor.
Samsung Electronics stellte auf der Future of Memory and Storage (FMS) 2026-Konferenz in Santa Clara, Kalifornien, sein KI-Speicherportfolio der nächsten Generation vor und präsentierte eine Technologieroadmap, die auf die rasch wachsenden Anforderungen von Hochleistungsrechnen und künstlicher Intelligenz-Infrastruktur ausgerichtet ist.
Das Unternehmen zeigte an einem von AI-Cloud-Servern inspirierten Stand rund 30 Speicher- und Storage-Technologien. Jin-Yub Lee, Executive Vice President und Head of Flash Product & Technology, sowie Kyungryun Kim, Vice President des DRAM Design Teams, hielten die Eröffnungs-Keynote mit dem Titel „Driving the Wave of AI Revolution: 3D Innovations in Memory & Storage Architecture“.
Vertikale Architekturen sollen die Integration von Speicher und Prozessor neu definieren
Im Zentrum von Samsungs Roadmap stehen zwei Konzeptmodelle, die die Anbindung von Speicher an Prozessoren grundlegend verändern. Das Unternehmen stellte zHBM vor, das High-Bandwidth Memory vertikal direkt über KI-Beschleunigern stapelt, statt es neben dem Chip zu platzieren. Samsung erklärte, dieser Ansatz verkürze den Datenweg und liefere etwa die achtfache Leistung von HBM5, mehr als die zehnfache Speicherdichte und die dreifache Energieeffizienz, während der thermische Widerstand um mehr als die Hälfte sinke.
Die Architektur unterstützt zudem eine kundenspezifische Integration von geistigem Eigentum zwischen den Schichten, wodurch auf bestimmte Beschleuniger zugeschnittene Lösungen möglich werden. Neben zHBM stellte Samsung zNAND-O vor, eine auf V-NAND basierende Lösung in Varianten mit vier und acht Schichten, die hohe Flächeneffizienz mit geringer Latenz für Echtzeit-Edge-KI-Workloads verbindet.
Samsung stellt V10 BV-NAND vor und erläutert die Produktions-Roadmap
Samsung kündigte außerdem V10 BV-NAND an, die nach Unternehmensangaben erste Bonding-V-NAND-Architektur der Branche, ermöglicht durch eine neue Wafer-Bonding-Technologie. Mit mehr als 400 Schichten erhöht das Bauteil die Speicherdichte im Vergleich zur vorherigen V9-Generation um rund 58 Prozent und verbessert zugleich Lese-, Schreib- und I/O-Leistung. Der Meilenstein folgt 13 Jahre nach der Einführung des ersten V-NAND der Branche durch Samsung.
Über Konzept-Hardware hinaus erläuterte Samsung seine kurzfristigen Produktionspläne. Nach der nach Unternehmensangaben ersten Massenproduktion von HBM4 im Februar begann das Unternehmen im Mai mit der Auslieferung von HBM4E-Mustern und zeigte sein HBM5-Modell auf der FMS 2026. Samsung präsentierte zudem LPDDR5X-PIM, nach eigenen Angaben das erste stromsparende DDR-Speicherprodukt mit Processing-in-Memory-Technologie. Das System führt Berechnungen innerhalb des Speicherarrays aus, um Datenbewegungen und Energieverbrauch zu reduzieren – ein Ansatz, der angesichts steigender Anforderungen von KI-Systemen an Speicherbandbreite und Effizienz immer relevanter wird.
Für die Rechenzentrumsinfrastruktur hob Samsung die Enterprise-Storage-Lösungen PM1763 und BM1773 hervor. Das Unternehmen erklärte, als einziger integrierter Gerätehersteller mit führenden Fähigkeiten in den Bereichen Speicher, Foundry und Advanced Packaging eine End-to-End-Turnkey-Strategie zu verfolgen, die Design- und Fertigungsdienstleistungen kombiniert, um Entwicklungszyklen zu verkürzen und die Leistung für KI-Halbleiterkunden zu verbessern.
