Die Aktien von Cadence Design Systems (CDNS) fielen um 6,84 % auf 315,62 USD, obwohl das Unternehmen einen wichtigen PCIe-6.0-Technologiemeilenstein bekannt gab. Die Aktie setzte ihren Rückgang fort, nachdem sie zuvor in der Sitzung nahe 338,78 USD gehandelt worden war. Dennoch stärkte diese Entwicklung Cadence' Position im Bereich High-Performance Computing und KI-Rechenzentrums-Infrastruktur, wo das Unternehmen neben dem Konkurrenten Synopsys einer der größten Anbieter von EDA-Software (Electronic Design Automation) ist.

Cadence' PCIe-6.0-Technologie besteht große Compliance-Prüfung

Cadence bestätigte, dass seine PCIe-6.0-PHY- und Controller-Technologie die offizielle Compliance-Prüfung beim ersten Versuch bestanden hat. Das Unternehmen setzte die Technologie auf TSMCs fortschrittlichem N3-Fertigungsprozess um, und die Prüfer bewerteten das vollständige x8-Subsystem mit der vollen 64-GT/s-Geschwindigkeit der PCIe-6.0-Spezifikation. Diese Rate ist doppelt so hoch wie die 32-GT/s-Obergrenze der PCIe-5.0-Generation und spiegelt das Bestreben der Branche wider, die Interconnect-Bandbreite an schnellere Prozessoren und Beschleuniger anzupassen.

DasSubsystem bestand während des ersten formellen Test-Workshops der Branche jede offizielle PCIe-6.0-Compliance-Prüfung. Infolgedessen nahm die PCI-SIG, das Branchenkonsortium, das die PCIe-Spezifikation entwickelt und verwaltet, Cadence' komplette Lösung in ihre offizielle Integrators List auf. Diese Leistung bestätigt, dass PHY und Controller unter anspruchsvollen Branchenanforderungen gemeinsam funktionieren können. Die Aufnahme in die Integrators List gilt als häufig zitierte Voraussetzung für Kunden, die Silizium planen, das zuverlässig mit PCIe-Geräten anderer Hersteller interoperieren muss.

Cadence bereitete sich auf den Prüfungsprozess durch umfangreiche Zusammenarbeit mit Technologiepartnern und Anbietern von Testausrüstung vor. Die Teams absolvierten zudem Interoperabilitätstests, bevor die formelle PCI-SIG-Evaluierung begann, was half, technische Probleme vor dem offiziellen Compliance-Programm zu identifizieren.

PCIe 6.0 stärkt Cadence' Position in Rechenzentren

Die PCIe-6.0-Technologie liefert eine höhere Bandbreite für moderne Rechenzentren und High-Performance-Computing-Systeme. Der Standard kann bei Beschleunigerkarten, Netzwerkprodukten und fortschrittlichen Speichersystemen eingesetzt werden, und Cadence erwartet, dass diese Anwendungen eine breitere Adoption unterstützen, da die Computing-Anforderungen weiter steigen.

Die Technologie ist besonders wichtig für große Rechenanlagen, die anspruchsvolle Workloads im Bereich der künstlichen Intelligenz bewältigen. Solche Systeme erfordern schnelle Verbindungen zwischen Prozessoren, Beschleunigern, Speichergeräten und Netzwerkhardware, und eine höhere PCIe-Bandbreite kann Verbindungsengpässe in zunehmend komplexen Rechensystemen reduzieren.

Cadence hat seinSubsystem so konzipiert, dass es Leistung, Energieeffizienz und flexible Protokollunterstützung vereint. Die Architektur nutzt ADC- und DSP-basierte Entzerrung zusammen mit firmwareoptimierten SerDes-Operationen, und Cadence unterstützte aktuelle PCI-SIG-Engineering-Updates mit Fokus auf geringerem Stromverbrauch.

Cadence baut seine Rolle im Bereich Halbleiter-IP aus, trotz CDNS-Aktienrückgang

Cadence liefert bereits Halbleiter-Design-Tools und geistiges Eigentum in mehreren fortschrittlichen Computing-Märkten. Sein PCIe-Portfolio reicht inzwischen bis zu Technologien, die Spezifikationen bis hin zu PCIe 7.0 unterstützen, wobei der PCIe-6.0-Compliance-Meilenstein Kunden eine heute verfügbare produktionsreife Option bietet. Design-IP ist zu einem zunehmend wichtigen Teil von Cadence' Geschäft geworden, da Chiphersteller vorverifizierte Schnittstellenblöcke lizenzieren, statt sie selbst zu entwickeln.

Positron AI hat Cadence' SerDes-Technologie für einen Inferenz-Beschleuniger lizenziert, der für Transformer-Workloads konzipiert ist, was Cadence eine weitere kommerzielle Anwendung für seine PCIe-6.0-Technologie verschafft. Erfolgreiche Siliziumtests stärken zudem die Argumentation für den Einsatz der Technologie in weiteren Chip-Entwicklungsprogrammen.

Cadence entwickelte die zertifizierte x8-Konfiguration mit TSMCs N3-Fertigungstechnologie für fortschrittliche Halbleiterdesigns. Das Unternehmen bietet nun das vollständige PHY- und Controller-Subsystem für System-on-Chip-Anbieter an, sodass Hersteller die Technologie in künftige Rechenzentrums-, Unternehmens-, Automobil- und Computing-Produkte integrieren können.