三星電子正於加州聖克拉拉會議中心舉行的 Future of Memory and Storage 2026（週二至週四）上，展示兩款其稱為業界首創的概念架構——名為 zHBM 的 3D 堆疊高頻寬記憶體設計，以及名為 zNAND-O 的 NAND 快閃記憶體解決方案。這些概念的推出，正值三星、SK Hynix 與 Micron 三大記憶體製造商之間為供應 NVIDIA 和 AMD 等 AI 加速器 HBM 而競爭日益激烈之際，記憶體頻寬已成為制約系統效能的決定性瓶頸。

zHBM 架構將高頻寬記憶體直接置於 AI 處理器之上，而非如傳統設計般將 HBM 封裝與 GPU 等其他加速器並列於同一平面。三星表示，透過縮短資料傳輸的物理距離，較短的連接路徑可提升頻寬並降低功耗，從而緩解 AI 系統中處理器需與記憶體持續交換大量資訊所造成的資料瓶頸。此一方法針對的是業界長期面臨的「記憶體牆」難題——處理器與記憶體之間的資料傳輸速度未能跟上處理器效能提升的步伐。

根據三星的說法，整合 zHBM 的次世代介面系統效能最高可達 HBM5（第八代 HBM 標準）的八倍，能源效率最多可提升三倍。該公司還表示，先進的晶圓接合技術可將熱阻較 HBM5 降低逾半，解決了垂直堆疊高效能記憶體與處理器所面臨的主要挑戰之一。矽穿孔（TSV）技術目前已廣泛應用於現有 HBM 封裝中，用以垂直連接 DRAM 晶粒，是現有堆疊記憶體製造的核心，在 zHBM 概念下將進一步延伸應用。

此一架構可透過記憶體與加速器之間、融入客戶專屬智慧財產權的中介層，針對個別 AI 系統進行客製化。視系統設計而定，該中介層可配置為擴展記憶體容量或提升處理器效能。三星表示，將與客戶合作優化其 AI 處理器與記憶體之間的連接，進一步提升 zHBM 效能。該公司未公布量產時間表。

三星也將 3D 記憶體方法延伸至 NAND 快閃記憶體，推出仍在開發中的 zNAND-O。該解決方案結合三星的 V-NAND 堆疊技術與矽穿孔（TSV），將四個或八個半導體晶粒垂直堆疊為單一封裝。名稱中的「O」代表其聚焦於端側 AI（on-device AI），即在本地處理資料，而非傳送至外部伺服器。透過堆疊晶粒，三星旨在縮小記憶體占用的空間，同時提升資料載入頻寬與回應速度，鎖定需在本地即時處理大量資料的裝置。隨著裝置製造商致力於降低延遲、減少對雲端的依賴並解決資料隱私疑慮，端側 AI 處理日益受到關注。

在同一活動中，三星還發表了 V10 BV-NAND——第十代 V-NAND 技術，擁有超過 400 層垂直堆疊的記憶體單元層。據該公司表示，這是業界首款突破 400 層門檻的 V-NAND 設計。更高密度的結構使相同面積內可容納更多記憶體單元，從而提升儲存容量，同時改善效能與功耗效率。包括 SK Hynix、Micron 以及中國的 YMTC 等競爭對手，也都在競相提升各自 3D NAND 技術的垂直堆疊層數。

此一發布距三星在同一產業活動上發表其所稱的全球首款 V-NAND 技術，已屆 13 年。三星計畫運用這些新的 3D 記憶體技術，因應高效能運算與 AI 基礎設施不斷成長的需求。