設計一款尖端晶片目前從最初草圖到矽晶片製造完成，需要18至30個月。Google前首席科學家Jeff Dean認為，人工智慧可將這一時間壓縮至最短三個月。

這一說法是他在2025年2月參加Dwarkesh Podcast時提出的，其依據是一個簡單的觀察：18至30個月的時程中，大部分都耗費在工程師做出理論上可被自動化的設計決策上。在TSMC（台灣積體電路製造公司，為業界眾多設計廠商代工製造晶片）等晶圓代工廠的實際製造僅需約四個月。其餘時間則用於完善佈局規劃——決定每個功能區塊在矽晶片上的位置、佈線連接各區塊，以及執行模擬驗證設計。Dean的論點是，強化學習（一種軟體透過嘗試與回饋而非明確規則來學習的技術）加上改良的電子設計自動化（EDA）工具——即工程師用於晶片佈局與驗證的軟體工具鏈——可將以人力為主的設計階段從一年以上縮短至僅數個月，且所需團隊規模更小。

從AlphaChip到量產矽晶片

Dean的論點建立在Google多年的研究基礎上，最著名的是2021年6月發表於《Nature》期刊的AlphaChip系統。AlphaChip運用強化學習自動化晶片佈局——這項任務通常需要工程師團隊耗費數週時間。該系統在六小時內產出的佈局，品質相當於甚至超越人類專家的水準。

這項技術不只是實驗室展示。AlphaChip已被應用於Google Tensor Processing Units的量產設計中，這些客製化AI加速器支撐著Google大部分的機器學習基礎設施。

Dean認為，更短的設計週期可降低工程師預測18個月後AI研究發展的需求。團隊反而能夠根據當前的演算法需求設計晶片，並隨需求演變快速迭代，而不必在矽晶片製造完成一年多之前就確定規格。

業界已經開始行動

Dean的願景已不再是純理論。多家公司已開始展示AI輔助晶片設計在實務上的樣貌。

Architect Labs於2026年9月宣布，其設計出名為Redwood的推論晶片，從規格制定到概念驗證僅用了不到兩週——其起點與終點與Dean所述的草圖到矽晶片製造基準並不相同。

OpenAI也已跨足硬體領域。其Jalapeño AI加速器從最初架構到首顆矽晶片歷時不到20個月，其中關鍵的RTL到tape-out階段——從暫存器傳輸層設計程式碼到交付製造的最終佈局——在九個月內完成。這一端到端時程已達到或低於Dean所引用的傳統18至30個月區間的快端，但仍遠高於他所主張可實現的3至6個月範圍。OpenAI運用大型語言模型輔助設計流程，與同等的人類設計相比，晶片面積減少了10%——這項指標之所以重要，是因為裸晶面積決定了每片矽晶圓能產出多少顆晶片。

Dean本人於2026年年中離開Google，與其他研究人員共同創立Discovery Loop。該公司專注於為硬體設計自動化建構遞迴式自我改進系統。綜合來看，這些早期成果——兩週的概念驗證衝刺、20個月的矽晶片時程，以及強化學習佈局工具——為業界提供了一套參考基準，用以衡量未來關於AI壓縮設計週期的各項主張。