Акции Synopsys, Inc. (SNPS) снизились на 1,63% до $394,68 после того, как компания представила значимое достижение в области 3D PCIe 6.0. Демонстрация переносит высокоскоростное подключение PCIe в конструкции со штабелированными кристаллами, созданные для высоконагруженных вычислительных систем; Synopsys заявила, что эта разработка направлена на поддержку более быстрых ИИ-чипов, платформ высокопроизводительных вычислений (HPC), продуктов для хранения данных и инфраструктуры центров обработки данных.

Компания подтвердила производительность PCIe 6.0 на уровне 64 GT/s в новой конструкции со штабелированными кристаллами. Трёхмерная архитектура ориентирована на ИИ-ускорители, системы HPC и крупные центры обработки данных. По словам Synopsys, конструкция обеспечивает более высокую пропускную способность, меньшие задержки и большую эффективность, а это достижение расширяет её многолетний опыт в области PCIe на передовые решения по упаковке с несколькими кристаллами.

Synopsys совершенствует 3D-подключение PCIe 6.0

Synopsys продемонстрировала работу PCIe 6.0 на скорости 64 GT/s в штабелированной архитектуре кристаллов, расположенных «лицом к лицу». Конструкция обеспечила пропускную способность до 128 GB/s в восьмиканальной конфигурации с использованием сигнальной схемы PAM4. Такая скорость передачи данных является определяющей характеристикой стандарта PCIe 6.0, который отраслевая организация по стандартизации PCI-SIG финализировала в январе 2022 года как удвоение скорости PCIe 5.0, составлявшей 32 GT/s, причём сигнальная схема PAM4 стала одним из ключевых факторов её реализации. Таким образом, тест вывел подключение PCIe за рамки традиционных двумерных компоновок кристаллов.

Компания использовала 5-нанометровый PHY PCIe 6.0, адаптированный для технологии трёхмерных интегральных схем (3D IC). Synopsys создала тестовый кристалл на основе существующей реализации PCIe 6.0, добавив изменения, необходимые для штабелированных кристаллов. Кремниевое тестирование подтвердило, что технология успешно работает после упаковки, запуска и измерений.

Демонстрация также показала, что производительность приёмника с большим запасом превышает требования PCIe 6.0 по частоте битовых ошибок. Кроме того, архитектура сократила соединения между отдельными кристаллами по сравнению с традиционной упаковкой кристаллов «бок о бок». Такая структура может обеспечить более высокую пропускную способность, снижение задержек, улучшение целостности сигнала и большую вычислительную плотность.

3D-упаковка ориентирована на системы ИИ и центры обработки данных

Современные ИИ-процессоры всё чаще объединяют специализированные функции на нескольких кристаллах вместо использования одного большого чипа. В результате разработчикам чипов требуются более быстрые связи между вычислительными, памятью, сетевыми и накопительными компонентами. Synopsys представила свою последнюю демонстрацию как один из вариантов удовлетворения этих растущих потребностей в подключении. Отрасль также объединилась вокруг специализированных стандартов межкристальных соединений, таких как UCIe (Universal Chiplet Interconnect Express) — консорциальная спецификация, представленная в 2022 году, — что дало производителям чипов более широкий набор вариантов взаимодействия для конструкций с несколькими кристаллами наряду с давно зарекомендовавшими себя связями PCIe.

Технология может поддерживать ИИ-ускорители, высокопроизводительные процессоры, SmartNIC, DPU, контроллеры накопителей и коммутаторы центров обработки данных. Она также может применяться в системах с подключением Compute Express Link (CXL) для расширения памяти и ускорителей. С помощью этой демонстрации Synopsys развивает существующие интерфейсные технологии в направлении более сложных платформ с несколькими кристаллами.

Трёхмерная упаковка создаёт технические сложности, поскольку инженерам приходится управлять электрическим поведением штабелированных компонентов. В процессе разработки Synopsys решила вопросы размещения TSV, взаимодействия кристаллов, катушек индуктивности, характеристик сигнала и полномасштабного моделирования всей системы. Компания также стремилась ограничить добавление избыточных TSV, сохраняя при этом производительность PCIe 6.0.

Synopsys опирается на долгую историю разработок PCIe

Synopsys разрабатывает технологии PCIe более двух десятилетий в рамках нескольких поколений стандарта. Её портфель включает технологию PHY, цифровые контроллеры, компоненты безопасности, системы верификации и инструменты тестирования совместимости. Компания поддержала около 4 000 клиентских tape-out на протяжении семи поколений PCI Express и давно входит в число крупнейших в мире поставщиков интерфейсных IP для полупроводниковой отрасли по выручке.

Последний проект связывает этот устоявшийся портфель PCIe с переходом полупроводниковой отрасли к архитектурам с несколькими кристаллами. Synopsys сочетает своё программное обеспечение для электронного проектирования с интерфейсными технологиями для передовой упаковки и гетерогенной интеграции. Эти инструменты поддерживают планирование архитектуры, оптимизацию упаковки, разработку программного обеспечения, валидацию систем и анализ производства.

Это достижение также укрепляет позиции Synopsys на растущем рынке передовой полупроводниковой упаковки. Системы ИИ и HPC продолжают требовать большей пропускной способности, тогда как энергопотребление и физическое пространство остаются важными ограничениями при проектировании для производителей чипов. Теперь Synopsys предлагает проверенный путь PCIe 6.0, разработанный специально для зарождающихся трёхмерных чиповых архитектур. Работа над стандартами идёт параллельно: PCI-SIG уже приступила к разработке спецификации PCIe 7.0 с целевой скоростью 128 GT/s, а интерфейсные IP, подобные только что проверенной Synopsys, как правило, достигают конечных продуктов лишь после того, как клиенты завершат собственные многолетние проекты чипов, что относит сегодняшнюю демонстрацию к более длительному технологическому циклу.

Источник: Blockonomi