サムスン電子は、火曜日から木曜日までカリフォルニア州サンタクララ・コンベンションセンターで開催される「Future of Memory and Storage 2026」において、業界初と称する2つのコンセプトアーキテクチャ——3D積層高帯域幅メモリ設計「zHBM」とNANDフラッシュソリューション「zNAND-O」——を展示している。これらのコンセプトは、3大メモリメーカーであるサムスン、SKハイニックス、マイクロンが、NVIDIAやAMDなどが手がけるAIアクセラレータ向けHBM供給を巡り競争を激化させる中で発表された。メモリ帯域幅はシステム性能を決定づける制約要因となっている。

zHBMアーキテクチャは、従来設計のようにGPUやその他のアクセラレータと同じ平面上にHBMパッケージを並べて配置するのではなく、高帯域幅メモリをAIプロセッサの直上に配置する。データが移動すべき物理的距離を短縮することで、サムスンは接続距離の短縮が帯域幅を拡大しつつ消費電力を低減し、プロセッサがメモリと大容量の情報を継続的にやり取りするAIシステムにおけるデータボトルネックを緩和できるとしている。このアプローチは、プロセッサとメモリ間のデータ転送が処理速度の向上に追いついていないという「メモリウォール」と呼ばれる業界の長年の課題に向けたものである。

サムスンによると、zHBMを組み込んだ次世代インターフェースシステムは、第8世代HBM標準であるHBM5の最大8倍の性能を発揮する可能性がある。エネルギー効率は最大で3倍に向上する見込みである。また、同社は先進的なウェーハ接合技術によりHBM5と比較して熱抵抗を半分以上削減できると述べ、高性能メモリとプロセッサを垂直に積層する際の主要な課題の一つに対処したとしている。現在のHBMパッケージでDRAMダイを垂直に接続するために既に使用されているシリコン貫通ビア（TSV）は、既存の積層メモリ製造の中核技術であり、zHBMコンセプトの下でさらに拡張される。

このアーキテクチャは、メモリとアクセラレータの間に顧客固有の知的財産を組み込んだ中間層を設けることで、個々のAIシステムに合わせてカスタマイズできる。システム設計に応じて、この中間層はメモリ容量の拡大やプロセッサ性能の強化に向けて構成することが可能である。サムスンは、顧客と協力してAIプロセッサとメモリ間の接続を最適化し、zHBMの性能をさらに向上させる計画であるとした。同社は商用化の時期については明らかにしていない。

サムスンはまた、3DメモリアプローチをNANDフラッシュにも拡張し、現在開発中の「zNAND-O」を発表した。このソリューションは、サムスンのV-NAND積層技術とシリコン貫通ビア（TSV）を組み合わせ、4個または8個の半導体ダイを垂直に積層して単一のパッケージにまとめる。名称の「O」はオンデバイスAIへの注力を示し、データが外部サーバーに送信されるのではなくローカルで処理されることを意味する。ダイを積層することで、サムスンはメモリが占めるスペースの削減を目指すと同時に、データ読み込み帯域幅と応答時間の向上を図り、大量のデータをローカルかつリアルタイムで処理する必要があるデバイスを対象としている。オンデバイスAI処理は、デバイスメーカーがレイテンシの削減、クラウド依存の低減、データプライバシーの課題への対応を求める中で普及が進んでいる。

同じイベントで、サムスンは400層を超える垂直積層メモリセル層を特徴とする第10世代V-NAND技術「V10 BV-NAND」を発表した。同社によれば、400層の大台を突破した業界初のV-NAND設計である。より高密度な構造により、同じ面積内により多くのメモリセルを配置でき、ストレージ容量を増大させつつ性能と電力効率を向上させる。競合するNANDメーカーであるSKハイニックス、マイクロン、および中国のYMTCも、それぞれの3D NAND技術における垂直積層数の増加を競っている。

この発表は、サムスンが同じ業界イベントで世界初と称するV-NAND技術を発表してから13年後の出来事である。サムスンは、これらの新しい3Dメモリ技術を活用し、高性能コンピューティングとAIインフラに対する需要の高まりに対応する計画である。