最先端のチップを設計するには現在、最初のスケッチからシリコンへの実装まで18〜30カ月を要する。Googleの元チーフサイエンティストであるジェフ・ディーン（Jeff Dean）氏は、人工知能によってこの期間を最短3カ月まで圧縮できると考えている。

同氏が2025年2月にDwarkesh Podcastに出演した際に述べたこの主張は、シンプルな観察に基づいている。18〜30カ月の期間の大部分は、理論上は自動化が可能な設計判断を人間のエンジニアが行うことに費やされているという。TSMCのようなファウンドリでの実際の製造には約4カ月しかかからない。残りの時間は、フロアプランを巡る議論、配線、シミュレーションの実行に充てられている。ディーン氏の主張は、明示的なルールではなく試行とフィードバックを通じてソフトウェアが学ぶ手法である強化学習と、エンジニアがチップ設計のレイアウトや検証に用いる電子設計自動化（EDA）ツールチェーンの改良によって、人手に依存する設計フェーズを1年以上からわずか数カ月に、しかもより少人数のチームで短縮できるというものだ。

AlphaChipから量産シリコンへ

ディーン氏の議論は、Googleでの長年の研究、とりわけ2021年6月にNature誌に発表された論文で詳述されたAlphaChipシステムに基づいている。AlphaChipは強化学習を用いてチップレイアウトを自動化した。レイアウトは通常、エンジニアのチームが数週間を費やす作業だ。このシステムは6時間未満で、人間の専門家の仕事に匹敵またはそれを上回る品質のレイアウトを生成した。

この技術は単なる研究室のデモではなかった。AlphaChipは、同社の機械学習インフラの多くを支えるカスタムAIアクセラレータであるGoogleのTensor Processing Unitsの量産設計に搭載された。
ディーン氏は、設計サイクルの短縮により、エンジニアが18カ月先のAI研究の動向を予測する必要性が減ると論じた。代わりに、チームは現在のアルゴリズム上のニーズに合わせたチップを設計し、ニーズの変化に応じて迅速に反復できる。シリコンの製造の1年以上前に仕様を確定させる必要がなくなるのだ。

業界はすでに動き出している

ディーン氏の構想はもはや純粋な理論ではない。AI支援によるチップ設計が実践でどのようなものか、複数の企業が実証し始めている。

Architect Labsは2026年9月、Redwoodと呼ばれる推論チップを設計し、仕様から実証コンセプトまで2週間未満で到達したと発表した。これはディーン氏が述べたスケッチからシリコン製造までの基準とは、起点と終点が異なる。

OpenAIもハードウェア分野に参入している。同社のJalapeño AIアクセラレータは、当初のアーキテクチャから初回シリコンまで20カ月未満で到達し、レジスタ転送レベルの設計コードから製造に引き渡される完成レイアウトまでを指す重要なRTL-to-tape-outフェーズは9カ月で完了した。このエンドツーエンドの期間は、ディーン氏が挙げた従来の18〜30カ月の速い側と同等かそれ以下だが、同氏が可能と主張する3〜6カ月の範囲には依然として遠く及ばない。同社は設計プロセスに大規模言語モデルを活用し、同等の人間の設計と比較してチップ面積を10%削減した。この指標が重要なのは、ダイ面積が1枚のシリコンウェハーから生産できるチップの数を左右するためだ。

ディーン氏自身も2026年半ばにGoogleを退職し、他の研究者たちとともにDiscovery Loopを共同創業した。同社の焦点は、ハードウェア設計自動化における再帰的な自己改善のためのシステム構築である。これらの初期の成果 — 2週間の実証コンセプト開発、20カ月のシリコン実現タイムライン、強化学習によるレイアウトツール — を総合すると、AIによる設計サイクル短縮に関する今後の主張を検証するための業界の参照点が示されたことになる。