D-Wave Quantum Inc.（QBTS）株は、同社が重要な量子コンピューティングの節目を発表した後、1.26%下落の21.56ドルで取引された。D-Waveは、Natureに高忠実度の2量子ビットもつれゲートを示す新たな研究を掲載したと発表した。同社は、この成果が実用的なフォールトトレラント・ゲートモデル量子コンピューティングに向けたロードマップを前進させるものだとしている。これは、短期的な商用導入と同じくらい技術進展が重要になり得る分野である。

Nature論文が高忠実度の量子ゲートを実証

今回公開された研究は、D-Waveの超伝導デュアルレール量子ビットアーキテクチャ向けの2量子ビットもつれゲートを導入するものだ。この設計は、量子演算中の組み込みエラー検出を維持し、システム拡大に伴うより効率的な量子エラー訂正を支援することを意図している。

この研究では、2量子ビット演算において約99.9%の忠実度が報告された。ゲートはハードウェアレベルのエラー検出を維持しながら、約500ナノ秒で演算を完了した。D-Waveは、これらの結果がゲートモデル量子コンピューティングにおける速度と精度の両立を示すものだとしている。

この新しいゲートは、量子計算の基本要素となる。D-Waveのシミュレーションによれば、このアーキテクチャはエラー訂正レベルごとに論理エラー率を10分の1に低減できる。同社は、これによりスケーラブルなフォールトトレラント量子システムに必要な物理量子ビット数を抑えられるとしている。

デュアルレール・アーキテクチャが誤り訂正の負担を軽減

量子情報は環境干渉に非常に敏感なため、量子コンピュータは依然として脆弱である。効率的な誤り訂正は業界最大級の技術課題の一つであり、既存の多くのゲートモデルシステムは、これらの誤りを管理するために相当なハードウェア資源を必要とする。

D-Waveは、誤り訂正プロセスを簡素化するためにデュアルレール・アーキテクチャを設計した。同社によると、このシステムは一般的な量子誤りを検出・訂正しやすい誤り構造を生み出す。その結果、アーキテクチャは計算性能を維持しながらハードウェアの複雑性を低減する。

研究では、こうした有利な誤り構造が2量子ビット演算中にも維持されることも確認された。D-Waveは、このシステムが処理速度と動作精度の両方を保つとしている。より大規模なシステムが同じ手法に依拠する前に、2量子ビットゲートでこの特性を示すことは重要な一歩であるため、これはゲートモデル分野全体にとって意味を持つ。

ロードマップは商用フォールトトレラント量子コンピューティングを目指す

今回の研究は、D-Waveの長期的なゲートモデル開発ロードマップを支える。同社は2032年までに100論理量子ビットのシステム完成を目指している。計画中のプラットフォームは、100万回超の成功した量子演算を目標としている。

このロードマップは、同社の超伝導デュアルレール・アーキテクチャと統合された極低温制御技術を組み合わせる。D-Waveによれば、これらの技術は大規模量子システムの開発に伴ってエラー認識を改善し、ハードウェアレベルの誤り検出効率を高める。

D-Waveは、Lambdaとして知られるエラー低減率を10に設定している。同社は、この性能水準により、エラー訂正レイヤーが1つ増えるごとに信頼性が10倍向上することを意味するとしている。D-Waveは、多くの従来方式より少ない物理量子ビットでフォールトトレラント計算を実現できると見込んでいる。

研究はより広い量子コンピューティング戦略も支援

今回実証されたもつれゲートは、すでにD-Waveのゲートモデルシステムに統合されている。同社によると、商用プラットフォームは公開された研究に匹敵する性能を提供している。D-Waveは、この整合性が同じアーキテクチャを用いた継続的なハードウェア開発を支えるとしている。

この成果は、同社の二本柱の事業戦略も強化する。D-Waveは、アニーリング型とゲートモデル型の両方の量子コンピューティング技術を引き続き開発しており、商用、研究、政府向けの各用途にわたる異なる種類の複雑な計算ワークロードに対応するとしている。

D-Waveは、アニーリングとゲートモデルの両プラットフォームを提供する唯一の商用量子コンピューティング企業であるとしている。現在、100以上の組織が同社のシステムとクラウドベースのサービスを利用している。最新のNature掲載論文は、同社が商用フォールトトレラント量子コンピューティングに向けて前進する中で、さらなる科学的マイルストーンとなった。