ケイデンス・デザイン・システムズ(CDNS)の株価は、同社がPCIe 6.0技術の重要なマイルストーンを発表したにもかかわらず、6.84%下落して315.62ドルとなった。当日早い時間に338.78ドル付近で推移していた後、下げ幅を拡大した。それでもこの動向は、ハイパフォーマンスコンピューティングおよびAIデータセンター基盤分野におけるケイデンスの地位を強化した。同社は競合のシノプシスと並び、電子設計自動化(EDA)ソフトウェアの最大手の一社である。

ケイデンスのPCIe 6.0技術が主要コンプライアンステストに合格

ケイデンスは、PCIe 6.0 PHYおよびコントローラ技術が公式コンプライアンステストに初回で合格したことを確認した。同社はTSMCの先進N3製造プロセスでこの技術を実装しており、検証機関は完全なx8サブシステムをPCIe 6.0仕様のフル64 GT/s速度で評価した。この速度はPCIe 5.0世代の上限である32 GT/sの2倍であり、より高速なプロセッサやアクセラレータに合わせてインターコネクト帯域幅を拡大しようとする業界の取り組みを反映している。

このサブシステムは、業界初の公式テストワークショップにおいて、すべての公式PCIe 6.0コンプライアンステストに合格した。その結果、PCIe仕様の策定・管理を行う業界コンソーシアムであるPCI-SIGは、ケイデンスの完全なソリューションを公式インテグレーターズ・リストに登録した。この達成により、PHYとコントローラが厳しい業界要件のもとで協調動作できることが実証された。インテグレーターズ・リストへの掲載は、他社ベンダーのPCIeデバイスと確実に相互運用するシリコンを計画する顧客にとって、一般的に引用される前提条件となっている。

ケイデンスは、技術パートナーやテスト機器プロバイダーとの綿密な協力を通じてテストプロセスに備えた。また、正式なPCI-SIG評価が始まる前に相互運用性テストを完了しており、これにより公式コンプライアンスプログラム前に技術的問題を特定できた。

PCIe 6.0がデータセンター分野でのケイデンスの地位を強化

PCIe 6.0技術は、最新のデータセンターやハイパフォーマンスコンピューティングシステムに高い帯域幅をもたらす。この規格はアクセラレータカード、ネットワーク製品、先進ストレージシステムなどに適用でき、ケイデンスは、計算要件の拡大に伴い、これらの応用分野がより広い普及を支えると期待している。

この技術は、要求の厳しい人工知能ワークロードを処理する大規模計算施設において特に重要だ。こうしたシステムでは、プロセッサ、アクセラレータ、ストレージデバイス、ネットワークハードウェア間の高速接続が必要であり、より高いPCIe帯域幅は、複雑化する計算システム全体の接続ボトルネックを軽減できる。

ケイデンスは、性能、電力効率、柔軟なプロトコルサポートを兼ね備えるようサブシステムを設計した。このアーキテクチャは、ファームウェア最適化されたSerDes動作と併せて、ADCおよびDSPベースのイコライゼーションを採用しており、さらにケイデンスは、低消費電力に焦点を当てた最近のPCI-SIGエンジニアリング更新への対応も盛り込んでいる。

株価下落の中でも半導体IP分野で存在感を拡大するケイデンス

ケイデンスはすでに、複数の先進コンピューティング市場に半導体設計ツールと知的財産を供給している。同社のPCIeポートフォリオは、PCIe 7.0までの仕様に対応する技術にまで及ぶが、PCIe 6.0コンプライアンスの達成により、顧客は本日利用可能な量産対応の選択肢を得たことになる。設計IPは、チップメーカーが社内開発ではなく事前検証済みのインターフェースブロックをライセンスする傾向が強まる中、ケイデンスの事業でますます重要な部分となっている。

Positron AIは、トランスフォーマーワークロード向けに設計された推論アクセラレータ用にケイデンスのSerDes技術のライセンスを取得しており、これにより同社のPCIe 6.0技術のもう一つの商業応用が実現した。シリコンでのテスト成功は、追加のチップ開発プログラムでの採用についても、この技術の信頼性を高めている。

ケイデンスは、認証を受けたx8構成を先進半導体設計向けのTSMCのN3製造技術で開発した。同社は現在、完全なPHYおよびコントローラ・サブシステムをシステムオンチッププロバイダーに提供しており、メーカーは今後のデータセンター、エンタープライズ、車載、コンピューティング製品にこの技術を統合できる。