Samsung Electronics présente deux architectures conceptuelles qu'elle décrit comme des premières dans l'industrie — une conception de mémoire à large bande passante empilée en 3D appelée zHBM et une solution de mémoire flash NAND baptisée zNAND-O — lors de l'événement Future of Memory and Storage 2026, qui se tient du mardi au jeudi au Santa Clara Convention Center en Californie. Ces concepts arrivent dans un contexte de concurrence croissante entre les trois grands fabricants de mémoire — Samsung, SK Hynix et Micron — pour fournir de la mémoire HBM pour les accélérateurs d'IA d'entreprises telles que NVIDIA et AMD, où la bande passante mémoire est devenue une contrainte déterminante pour les performances du système.

L'architecture zHBM positionne la mémoire à large bande passante directement au-dessus des processeurs d'IA plutôt que de placer les boîtiers HBM à côté des GPU et autres accélérateurs sur le même plan, comme le font les conceptions conventionnelles. En réduisant la distance physique que les données doivent parcourir, Samsung affirme que la connexion plus courte pourrait augmenter la bande passante tout en réduisant la consommation d'énergie, atténuant ainsi les goulots d'étranglement de données dans les systèmes d'IA où les processeurs échangent continuellement de grands volumes d'informations avec la mémoire. Cette approche cible un défi de longue date dans l'industrie, connu sous le nom de « mur de la mémoire » (memory wall), où le transfert de données entre les processeurs et la mémoire n'a pas suivi le rythme des améliorations de la vitesse de traitement.

Selon Samsung, un système d'interface de nouvelle génération intégrant le zHBM pourrait offrir des performances allant jusqu'à huit fois supérieures à celles du HBM5, la norme HBM de huitième génération. L'efficacité énergétique pourrait être améliorée jusqu'à trois fois. L'entreprise a également déclaré que la technologie avancée de liaison de wafers pourrait réduire la résistance thermique de plus de la moitié par rapport au HBM5, relevant l'un des principaux défis de l'empilement vertical de la mémoire et des processeurs haute performance. Les vias traversants en silicium (TSV), déjà utilisés dans les boîtiers HBM actuels pour connecter verticalement les puces DRAM, sont au cœur de la fabrication actuelle de mémoire empilée et seraient prolongés davantage dans le cadre du concept zHBM.

L'architecture peut être adaptée à des systèmes d'IA individuels grâce à une couche intermédiaire entre la mémoire et l'accélérateur qui intègre une propriété intellectuelle spécifique au client. Selon la conception du système, cette couche intermédiaire pourrait être configurée pour étendre la capacité de mémoire ou améliorer les performances du processeur. Samsung a déclaré qu'elle prévoyait de collaborer avec les clients pour optimiser la connexion entre leurs processeurs d'IA et la mémoire, et pour affiner davantage les performances du zHBM. L'entreprise n'a pas divulgué de calendrier de commercialisation.

Samsung étend également son approche de mémoire 3D à la mémoire flash NAND avec le zNAND-O, qui est toujours en développement. La solution combine la technologie d'empilement V-NAND de Samsung avec des vias traversants en silicium (TSV), empilant verticalement quatre ou huit puces semi-conductrices en un seul boîtier. Le « O » dans le nom désigne son orientation vers l'IA sur l'appareil (on-device AI), où les données sont traitées localement plutôt que transmises à un serveur externe. En empilant les puces, Samsung vise à réduire l'espace occupé par la mémoire tout en améliorant la bande passante de chargement des données et les temps de réponse, ciblant les appareils qui doivent traiter de grands volumes de données localement et en temps réel. Le traitement de l'IA sur l'appareil a gagné en popularité alors que les fabricants d'appareils cherchent à réduire la latence, diminuer la dépendance au cloud et répondre aux préoccupations en matière de confidentialité des données.

Lors du même événement, Samsung a dévoilé le V10 BV-NAND, sa technologie V-NAND de 10e génération comportant plus de 400 couches de cellules mémoire empilées verticalement — ce qui en fait, selon l'entreprise, la première conception V-NAND de l'industrie à dépasser le cap des 400 couches. La structure à plus haute densité permet de placer davantage de cellules mémoire dans la même zone, augmentant ainsi la capacité de stockage tout en améliorant les performances et l'efficacité énergétique. Les fabricants de NAND concurrents, notamment SK Hynix, Micron et la chinoise YMTC, s'efforcent également d'augmenter le nombre de couches verticales dans leurs propres technologies 3D NAND respectives.

Cette annonce intervient 13 ans après que Samsung a présenté ce qu'elle décrit comme la première technologie V-NAND au monde lors du même événement sectoriel. Samsung prévoit d'exploiter ces nouvelles technologies de mémoire 3D pour répondre à la demande croissante en matière d'infrastructure d'IA et de calcul haute performance.