Le PDG d'ASMPT Group, Robin Ng, a déclaré clairement dans un entretien accordé à Bloomberg le 29 juillet que l'architecture des puces continuerait d'évoluer à mesure que les nouveaux systèmes d'IA utilisent davantage de puces. Pour une entreprise spécialisée dans l'assemblage et le packaging des semi-conducteurs, il s'agit moins d'une prévision que d'une perspective commerciale.

Le segment du packaging encore trop peu mis en avant

La couverture du matériel d'IA se concentre souvent sur les concepteurs de puces comme Nvidia ou AMD, tandis que les entreprises qui assemblent physiquement ces puces reçoivent beaucoup moins d'attention. ASMPT, dont le siège est à Singapour, est l'un des plus grands acteurs du packaging back-end des semi-conducteurs, l'étape où des puces individuelles sont assemblées en modules multi-puces qui alimentent les centres de données.

Cette partie de la chaîne d'approvisionnement devient plus importante à mesure que les systèmes d'IA se dirigent vers des conceptions multi-puces plus complexes, car les performances du boîtier final dépendent non seulement du silicium lui-même, mais aussi de la précision avec laquelle les puces sont connectées. Un changement d'architecture a donc des implications au-delà de la conception des puces, et s'étend aux outils et aux procédés utilisés lors de l'assemblage.

Un produit clé pour l'entreprise durant le boom de l'IA est constitué par ses outils de thermo-compression bonding, ou outils TCB. Ces machines sont essentielles pour relier les puces dans les configurations serrées et précises requises par les applications d'IA et de calcul haute performance.

En décembre 2025, ASMPT a obtenu des commandes pour 19 outils TCB chip-to-substrate, spécialement conçus pour des applications d'IA et de HPC.

Plus tôt, en juillet 2025, l'entreprise a publié des commandes supérieures aux attentes dans ses segments de packaging avancé et d'activité principale. ASMPT a attribué cette surperformance à des « AI tailwinds » liés à l'expansion des centres de données.

Pourquoi les architectures multi-puces sont importantes

Le portefeuille de produits d'ASMPT est aligné sur cette évolution. L'entreprise propose des solutions chip-on-wafer et chip-on-substrate, toutes deux essentielles à l'assemblage de boîtiers multi-puces.

Elle poursuit également son expansion vers les technologies de pointe par le biais d'une collaboration avec IBM Research visant à développer une technologie de puce IA de nouvelle génération.

Ce que cela signifie pour les investisseurs

Ng a également souligné lors de l'entretien un point qui mérite attention. Il a noté que l'introduction de modèles d'IA moins chers et plus accessibles pourrait en réalité augmenter la demande à long terme de puces IA plutôt que la réduire.

La logique est contre-intuitive mais cohérente. Lorsque l'IA devient moins coûteuse à déployer, davantage d'entreprises la mettent en œuvre. Davantage de déploiements signifient davantage de charges de travail d'inférence. Davantage de charges d'inférence signifient davantage de puces. Davantage de puces signifient davantage de packaging.

Les commandes de décembre 2025 pour les outils TCB et les solides bookings du premier semestre 2025 suggèrent que l'entreprise se trouve aux premiers stades d'un cycle de demande durable.