Samsung Electronics está exhibiendo dos arquitecturas conceptuales que describe como primicias en la industria —un diseño de memoria de alto ancho de banda apilada en 3D llamado zHBM y una solución de memoria NAND flash denominada zNAND-O— en Future of Memory and Storage 2026, que se celebra de martes a jueves en el Santa Clara Convention Center de California. Los conceptos llegan en medio de la creciente competencia entre los tres principales fabricantes de memoria —Samsung, SK Hynix y Micron— por suministrar HBM para aceleradores de IA de empresas como NVIDIA y AMD, donde el ancho de banda de memoria se ha convertido en una limitación determinante del rendimiento del sistema.

La arquitectura zHBM coloca la memoria de alto ancho de banda directamente sobre los procesadores de IA, en lugar de situar los paquetes HBM junto a las GPU y otros aceleradores en el mismo plano, como hacen los diseños convencionales. Al reducir la distancia física que los datos deben recorrer, Samsung señala que la conexión más corta podría aumentar el ancho de banda y reducir el consumo de energía, aliviando los cuellos de botella de datos en sistemas de IA donde los procesadores intercambian continuamente grandes volúmenes de información con la memoria. Este enfoque aborda el desafío histórico de la industria conocido como "muro de memoria", en el que la transferencia de datos entre procesadores y memoria no ha avanzado al mismo ritmo que las mejoras en la velocidad de procesamiento.

Según Samsung, un sistema de interfaz de próxima generación que incorpore zHBM podría ofrecer hasta ocho veces el rendimiento de HBM5, el estándar HBM de octava generación. La eficiencia energética podría mejorar hasta tres veces. La empresa también indicó que la tecnología avanzada de unión de obleas podría reducir la resistencia térmica en más de la mitad en comparación con HBM5, abordando uno de los principales desafíos del apilado vertical de memoria y procesadores de alto rendimiento. Los viales de silicio (TSV), que ya se utilizan en los paquetes HBM actuales para conectar verticalmente los dados DRAM, son fundamentales en la fabricación existente de memoria apilada y se ampliarían aún más bajo el concepto zHBM.

La arquitectura puede adaptarse a sistemas de IA individuales mediante una capa intermedia entre la memoria y el acelerador que incorpora propiedad intelectual específica del cliente. Según el diseño del sistema, esta capa intermedia podría configurarse para ampliar la capacidad de memoria o mejorar el rendimiento del procesador. Samsung indicó que planea colaborar con los clientes para optimizar la conexión entre sus procesadores de IA y la memoria, y perfeccionar aún más el rendimiento de zHBM. La empresa no reveló un cronograma de comercialización.

Samsung también está extendiendo su enfoque de memoria 3D a la memoria NAND flash con zNAND-O, que sigue en desarrollo. La solución combina la tecnología de apilado V-NAND de Samsung con viales de silicio (TSV), apilando cuatro u ocho dados de semiconductores verticalmente en un solo paquete. La "O" del nombre denota su enfoque en la IA en el dispositivo, donde los datos se procesan localmente en lugar de transmitirse a un servidor externo. Al apilar los dados, Samsung busca reducir el espacio ocupado por la memoria y mejorar el ancho de banda de carga de datos y los tiempos de respuesta, dirigido a dispositivos que deben procesar grandes volúmenes de datos localmente y en tiempo real. El procesamiento de IA en el dispositivo ha ganado tracción a medida que los fabricantes buscan reducir la latencia, disminuir la dependencia de la nube y abordar preocupaciones de privacidad de datos.

En el mismo evento, Samsung presentó V10 BV-NAND, su tecnología V-NAND de décima generación con más de 400 capas verticales de celdas de memoria, lo que la convierte, según la empresa, en el primer diseño V-NAND de la industria en superar la barrera de las 400 capas. La estructura de mayor densidad permite colocar más celdas de memoria en la misma área, aumentando la capacidad de almacenamiento y mejorando el rendimiento y la eficiencia energética. Fabricantes rivales de NAND, como SK Hynix, Micron y la china YMTC, también han competido por aumentar el número de capas verticales en sus respectivas tecnologías 3D NAND.

El anuncio se produce 13 años después de que Samsung presentara lo que describió como la primera tecnología V-NAND del mundo en el mismo evento de la industria. Samsung planea aprovechar estas nuevas tecnologías de memoria 3D para atender la creciente demanda de computación de alto rendimiento e infraestructura de IA.