Samsung Electronics Co. ha presentado los primeros modelos conceptuales de la industria de zHBM, una arquitectura de memoria de nueva generación diseñada para ofrecer aproximadamente ocho veces el rendimiento de HBM5.

La empresa mostró la nueva tecnología en su conferencia Future of Memory and Storage 2026, celebrada en Santa Clara, California, el martes en horario local. Samsung es el mayor fabricante de chips de memoria del mundo por ingresos y uno de los principales proveedores de memoria de banda ancha (HBM) utilizada en aceleradores de IA, junto con sus competidores SK Hynix y Micron Technology. La HBM se ha convertido en un factor diferenciador clave en la cadena de suministro de hardware de IA, con una demanda creciente a medida que los proveedores de la nube y los fabricantes de chips compiten por construir sistemas de entrenamiento e inferencia más potentes.

Diseñada específicamente para la computación avanzada de inteligencia artificial, zHBM introduce una arquitectura de memoria fundamentalmente nueva que apila verticalmente la HBM directamente sobre los aceleradores de IA. Esto representa un alejamiento de los diseños convencionales, en los que los chips HBM se colocan junto al procesador en un paquete utilizando tecnología de interposer 2.5D. A medida que los modelos de IA escalan, el cuello de botella en la transferencia de datos entre procesadores y memoria, a menudo denominado "muro de memoria", se ha convertido en una de las principales limitaciones del rendimiento del sistema, lo que hace que las innovaciones arquitectónicas a nivel de paquete sean cada vez más importantes.

Según Samsung, zHBM emplea tecnología de unión de obleas (wafer-bonding) y puede alcanzar más de 10 veces la densidad de memoria de HBM5. La arquitectura también triplica la eficiencia energética y reduce la resistencia térmica en más de la mitad en comparación con los diseños HBM5 existentes. La gestión de la disipación de calor ha sido uno de los desafíos de ingeniería centrales en la apilación de capas de memoria, y la afirmación de Samsung de una resistencia térmica significativamente reducida aborda un obstáculo conocido para una integración vertical más profunda.

La tecnología también admite diseños específicos para cada cliente al permitir que la propiedad intelectual personalizada se integre en la capa intermedia entre la memoria y el acelerador de IA. Esta capacidad amplía la capacidad de memoria disponible y mejora el rendimiento general del acelerador.

Al minimizar la distancia física que los datos deben recorrer entre el procesador de IA y la memoria, zHBM está diseñada para ofrecer un mayor ancho de banda y una mayor eficiencia energética. Samsung indicó que esto permite el procesamiento de datos ultrarrápido necesario para las cargas de trabajo de entrenamiento e inferencia de IA a gran escala.

Aprovechando su estrecha colaboración con los clientes, Samsung Electronics afirmó que planea optimizar aún más la integración de procesadores de IA y memoria a través de zHBM para maximizar el rendimiento general del sistema de IA. La empresa presentó zHBM como un concepto y aún no ha anunciado un cronograma para la producción comercial. (Yonhap)