Diseñar un chip de vanguardia actualmente toma entre 18 y 30 meses desde el primer boceto hasta el silicio fabricado. Jeff Dean, ex científico jefe de Google, cree que la inteligencia artificial puede comprimir ese plazo a tan solo tres meses.

La afirmación, hecha durante una aparición en el Dwarkesh Podcast en febrero de 2025, se basa en una observación sencilla: la mayor parte de ese período de 18 a 30 meses la consumen ingenieros humanos tomando decisiones de diseño que, en teoría, podrían automatizarse. La fabricación real en una fundición como TSMC —la Taiwan Semiconductor Manufacturing Company, que fabrica chips para muchos de los diseñadores de la industria— toma solo unos cuatro meses. El resto se dedica a refinar los planos de piso, decidir dónde se ubica cada bloque funcional en el silicio, enrutar los cables que los conectan y ejecutar simulaciones para verificar el diseño. La tesis de Dean es que el aprendizaje por refuerzo, una técnica en la que el software aprende mediante prueba y retroalimentación en lugar de reglas explícitas, y las mejoradas herramientas de automatización de diseño electrónico (EDA) —las cadenas de software que los ingenieros usan para diseñar y verificar chips— pueden reducir la fase de diseño intensiva en mano de obra de más de un año a solo unos pocos meses, y con un equipo más pequeño.

De AlphaChip al silicio de producción

El argumento de Dean se fundamenta en años de investigación en Google, sobre todo en el sistema AlphaChip detallado en un artículo publicado en la revista Nature en junio de 2021. AlphaChip usó aprendizaje por refuerzo para automatizar la disposición de chips, una tarea que normalmente ocupa a equipos de ingenieros durante semanas. El sistema generó disposiciones en menos de seis horas que igualaron o superaron la calidad del trabajo de expertos humanos.

La tecnología fue más que una demostración de laboratorio. AlphaChip se implementó en diseños de producción de los Tensor Processing Units de Google, los aceleradores de IA personalizados que impulsan gran parte de la infraestructura de aprendizaje automático de la compañía.

Dean argumentó que ciclos de diseño más cortos reducirían la necesidad de que los ingenieros predigan cómo estará la investigación de IA 18 meses en el futuro. En cambio, los equipos podrían diseñar chips adaptados a las necesidades algorítmicas actuales e iterar rápidamente a medida que esas necesidades evolucionan, en lugar de comprometerse con especificaciones más de un año antes del silicio fabricado.

La industria ya se está moviendo

La visión de Dean ya no es puramente teórica. Varias empresas han comenzado a demostrar cómo se ve en la práctica el diseño de chips asistido por IA.

Architect Labs anunció en septiembre de 2026 que había diseñado un chip de inferencia llamado Redwood, pasando de la especificación a la prueba de concepto en menos de dos semanas —puntos de inicio y fin distintos del referente de boceto a silicio fabricado que describió Dean—.

OpenAI también ha entrado al espacio del hardware. Su acelerador de IA Jalape pasó de la arquitectura inicial al primer silicio en menos de 20 meses, con la fase crítica de RTL a tape-out —del código de diseño a nivel de transferencia de registros hasta la disposición final entregada para fabricación— completada en nueve meses. Esa cifra de extremo a extremo está en el extremo rápido del período tradicional de 18 a 30 meses citado por Dean, o por debajo de él, aunque sigue muy por encima del rango de tres a seis meses que él argumenta que es posible. La compañía usó grandes modelos de lenguaje para asistir el proceso de diseño, logrando una reducción del 10% en el área del chip en comparación con diseños humanos equivalentes —una métrica importante porque el área del dado determina cuántos chips se pueden producir de cada oblea de silicio—.

El propio Dean dejó Google a mediados de 2026 para cofundar Discovery Loop junto a otros investigadores. El enfoque de la compañía es construir sistemas de auto-mejora recursiva en la automatización del diseño de hardware. En conjunto, estos primeros resultados —sprints de prueba de concepto de dos semanas, cronogramas de silicio de 20 meses y herramientas de disposición basadas en aprendizaje por refuerzo— le dan a la industria un conjunto de puntos de referencia contra los cuales se pueden medir futuras afirmaciones sobre ciclos de diseño comprimidos por IA.