Samsung Electronics präsentiert zwei Konzeptarchitekturen, die das Unternehmen als branchenweite Premieren beschreibt – ein 3D-gestapeltes High-Bandwidth-Memory-Design namens zHBM und eine NAND-Flash-Lösung mit der Bezeichnung zNAND-O – auf der Future of Memory and Storage 2026, die von Dienstag bis Donnerstag im Santa Clara Convention Center in Kalifornien stattfindet. Die Konzepte kommen inmitten eines sich verschärfenden Wettbewerbs unter den drei großen Speicherherstellern – Samsung, SK Hynix und Micron – um die Lieferung von HBM für AI-Beschleuniger von Unternehmen wie NVIDIA und AMD, wo die Speicherbandbreite zu einer bestimmenden Begrenzung der Systemleistung geworden ist.

Die zHBM-Architektur platziert High-Bandwidth-Memory direkt über den AI-Prozessoren, anstatt HBM-Pakete wie bei herkömmlichen Designs auf derselben Ebene neben GPUs und anderen Beschleunigern anzuordnen. Durch die Verringerung der physischen Strecke, die Daten zurücklegen müssen, sagt Samsung, dass die kürzere Verbindung die Bandbreite erhöhen und gleichzeitig den Stromverbrauch senken könnte, was Datenengpässe in AI-Systemen entschärft, in denen Prozessoren kontinuierlich große Informationsmengen mit dem Speicher austauschen. Der Ansatz richtet sich gegen die seit langem bestehende branchenweite Herausforderung der sogenannten „Memory Wall“, bei der der Datentransfer zwischen Prozessoren und Speicher nicht mit den Verbesserungen bei der Verarbeitungsgeschwindigkeit Schritt gehalten hat.

Laut Samsung könnte ein Next-Generation-Interface-System mit zHBM bis zu achtmal die Leistung von HBM5, dem Standard der achten HBM-Generation, bieten. Die Energieeffizienz könnte sich um bis zu das Dreifache verbessern. Das Unternehmen gab außerdem an, dass fortschrittliche Wafer-Bonding-Technologie die thermische Resistenz im Vergleich zu HBM5 um mehr als die Hälfte senken könnte, was eine der Hauptschwierigkeiten beim vertikalen Stapeln von Hochleistungsspeicher und Prozessoren adressiert. Through-Silicon Vias (TSVs), die bereits in aktuellen HBM-Paketen zur vertikalen Verbindung von DRAM-Dies verwendet werden, sind zentral für die bestehende gestapelte Speicherfertigung und würden unter dem zHBM-Konzept weiter ausgebaut.

Die Architektur kann an einzelne AI-Systeme angepasst werden, und zwar über eine Zwischenschicht zwischen Speicher und Beschleuniger, die kundenspezifisches geistiges Eigentum integriert. Je nach Systemdesign könnte diese Zwischenschicht so konfiguriert werden, dass sie die Speicherkapazität erweitert oder die Prozessorleistung verbessert. Samsung sagte, das Unternehmen plane, mit Kunden zusammenzuarbeiten, um die Verbindung zwischen deren AI-Prozessoren und Speicher zu optimieren und die zHBM-Leistung weiter zu verfeinern. Das Unternehmen gab keinen Zeitrahmen für die Kommerzialisierung bekannt.

Samsung dehnt seinen 3D-Speicheransatz auch auf NAND-Flash mit zNAND-O aus, das sich noch in der Entwicklung befindet. Die Lösung kombiniert Samsungs V-NAND-Stacking-Technologie mit Through-Silicon Vias (TSVs) und stapelt vier oder acht Halbleiter-Dies vertikal zu einem einzigen Paket. Das „O“ im Namen steht für den Fokus auf On-Device-AI, bei dem Daten lokal verarbeitet und nicht an einen externen Server übertragen werden. Durch das Stapeln der Dies will Samsung den vom Speicher beanspruchten Platz reduzieren und gleichzeitig die Datenlade-Bandbreite sowie die Antwortzeiten verbessern, mit Blick auf Geräte, die große Datenmengen lokal und in Echtzeit verarbeiten müssen. On-Device-AI-Verarbeitung hat an Bedeutung gewonnen, da Gerätersteller Latenz reduzieren, die Cloud-Abhängigkeit verringern und Bedenken hinsichtlich des Datenschutzes adressieren möchten.

Auf derselben Veranstaltung stellte Samsung das V10 BV-NAND vor, seine V-NAND-Technologie der 10. Generation mit mehr als 400 vertikal gestapelten Speicherzellen-Schichten – was sie laut Unternehmen zum ersten V-NAND-Design der Branche macht, das die Marke von 400 Schichten überschreitet. Die dichtere Struktur ermöglicht es, mehr Speicherzellen auf derselben Fläche unterzubringen, was die Speicherkapazität erhöht und gleichzeitig Leistung und Energieeffizienz verbessert. Konkurrenz-NAND-Hersteller, darunter SK Hynix, Micron und das chinesische YMTC, arbeiten ebenfalls daran, die Anzahl vertikaler Schichten in ihren jeweiligen 3D-NAND-Technologien zu erhöhen.

Die Ankündigung erfolgt 13 Jahre nachdem Samsung auf derselben Branchenveranstaltung das vorgestellt hat, was es als weltweit erste V-NAND-Technologie beschrieb. Samsung plant, diese neuen 3D-Speichertechnologien zu nutzen, um der wachsenden Nachfrage nach Hochleistungsrechnen und AI-Infrastruktur gerecht zu werden.